一种基于高速数据交换的强实时性双机同步容错系统

摘要

本发明涉及一种基于高速数据交换的强实时性双机同步容错系统，其中，包括：A机处理单元、B机处理单元、仲裁单元和对外接口；A机主处理器模块和B机主处理器模块分别给仲裁单元发送工作状态请求信号，ARM处理器将先收到请求信号的A机或B机处理单元设置为工作机，另一机则设置为备份机，同时通过FPGA禁止备份机功能模块的对外接口输出；本发明利用多个高性能的双口RAM分类构建双机间高速数据传送接口，A处理单元与ARM处理器的信息共享和同步、B处理单元与ARM处理器间的信息共享和同步，使双机间数据同步的速度提高近两倍，极大地提高了双机容错的实时性，解决了双机切换过程中数据丢包、任务间断等问题，进一步提高系统可靠性。