用于探地雷达的100GHz等效采样电路及阵列探地雷达组合方法

摘要

本发明公开了一种用于探地雷达的100GHz等效采样电路，包括ARM主控通信模块；FPGA时序控制模块；10ps步进延时模块；100MSPS高速ADC采样模块。上位机发送采集参数配置到ARM主控通信模块，ARM主控通信模块根据采集参数控制FPGA时序控制模块完成时序配置，FPGA时序控制模块的差分时钟信号通过延时模块连接到ADC采样模块的采样时钟接口，通过调整延时模块的延时时间实现100GHz的等效采样，通过配置FPGA时序控制模块的时钟信号数量，实现采样窗口的调整。本发明解决了传统探地雷达采样时窗不易调节的问题，提高了等效采样率和探测深度。本发明通过时钟输入输出信号线即可组成阵列探地雷达，提高了单通道探地雷达的运用范围。

说明书

技术领域

本发明涉及探地技术领域，尤其是能够用于100GHz探地雷达的等效采样电路。

背景技术

探地雷达大多采用超宽带体制，以目前的技术水平，直接对纳秒量级的窄脉冲进行直接采样需要昂贵的超高速模数转换芯片以及存储器，因此工程实现上一般按照等效采样原理进行等效采样。

目前在探地雷达中比较常用的延时电路是快慢斜波比较式的模拟延时电路，而模拟电路的精度存在温度漂移问题，且采样时窗不易调整；数字延时电路的步进可靠，方便控制，但是步进时间短的芯片延时范围小，加长采样时窗就要增加电路规模，在增加成本的同时也降低了系统的稳定性。

目前的探地雷达可分为单通道雷达和多通道雷达，而且两种雷达各成体系，两种雷达需要分别购买，增加了使用和维护成本。

发明内容

本发明需解决的技术问题是提供一种用于探地雷达，实现任意时窗采集的100GHz等效采样电路。

为解决上述技术问题，本发明提供的一种用于探地雷达的100GHz 等效采样电路，通过以下技术方案实现的：

所述电路包括ARM主控通信模块；FPGA时序控制模块；10ps步进延时模块；100MSPS高速ADC采样模块。

所述ARM主控通信模块通过以太网接口连接上位机软件，配置所有的采集参数并保存在ARM主控通信模块的Flash中；

所述ARM主控通信模块配置FPGA时序控制模块的时序控制方式，包括采样速率、延时步进与采样时窗等参数；

所述FPGA时序控制模块完成所有采集时序的配置与ADC采样模块的读取，采用FPGA自身的高速差分ECL时钟信号保证触发信号的一致性；

所述10ps步进延时模块由FPGA时序控制模块配置延时时间；

所述ADC采样模块的采样率为100MSPS以上，由FPGA时序控制模块控制ADC采样模块的采样时钟和数据读取；

上位机发送采集参数配置到ARM主控通信模块，ARM主控通信模块根据采集参数控制FPGA完成时序配置，FPGA的差分时钟信号通过延时模块连接到ADC采样模块的采样时钟接口，通过调整延时模块的延时时间即可实现100GHz的等效采样，通过配置FPGA的时钟信号数量，实现采样窗口的调整。

进一步地，所述10ps步进延时模块采用一片10ps步进延时芯片，最大延时时间为10ns以上。

基于上述用于探地雷达的100GHz等效采样电路，阵列探地雷达组合方法如下：

第一步：将第一部探地雷达的同步输出时钟线与其余探地雷达的同步输入时钟线连接到一起；

第二步：将所有探地雷达的以太网连接到路由器，路由器连接至上位机；

第三步：使用上位机将第一步探地雷达设置为主时钟探地雷达，其余探地雷达设置为从时钟探地雷达；

第四步：将第一部探地雷达的FPGA的触发时钟配置为本地触发并使能同步输出时钟，将其余探地雷达的FPGA触发时钟更改为外部触发。

第五步：上位机依次配置探地雷达的采集参数，可使用相同长度的时钟线连接，在从时钟的FPGA中增加相应的延时时间，以抵消时钟线带来的延时；

第六步：上位机给主时钟探地雷达发送采集命令，主时钟探地钟雷达启动时钟输出，从时钟探地雷达的触发信号与主时钟探地雷达一致。

本发明有益效果如下：

本发明通过单片10ps延时电路与100MSPS的ADC采样电路可实现100GHz等效采样率任意时窗的采集，解决传统探地雷达采样时窗不易调节的问题，提高了等效采样率，同时可调的采样时窗也提高探测深度。本发明简化了等效采样电路，降低了电路规模，使用低端FPGA配合ARM主控通信模块即可完成数据的采集。

单通道探地雷达之间通过时钟输入输出信号线即可组成阵列探地雷达，阵列探地雷达之间通过时钟线保持采样同步，阵列探地雷达与上位机软件用以太网传输数据，不同频率之间的探地雷达也可组成阵列探地雷达，大大提高了单通道探地雷达的运用范围，降低了单通道探地雷达与阵列探地雷达的重复性，降低了的整体的成本，非常适合应用到探地雷达当中。

附图说明

附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。

图1为本发明实施例中的100GHz等效电路组成连接示意图；

图2为本发明实施例中的10ps步进数字延时控制方法流程图；

图3为本发明实施例中的单通道雷达组成的阵列探地雷达连接示意图。

具体实施方式

下面结合附图来具体描述本发明的优选实施例，其中，附图构成本申请一部分，并与本发明的实施例一起用于阐释本发明的原理。

本发明实施例公开了一种探地雷达100GHz等效采样电路，如图 1所述包括，与上位机通信的以太网接口；ARM主控通信模块；FPGA 时序控制模块；10ps步进延时模块；100MSPS采样率的高速ADC采样模块；数据存储模块；GPS模块；里程轮模块。

所述上位机软件通过以太网接口连接ARM主控通信模块，配置所有的采集参数保存在ARM主控通信模块的Flash中，或读取指定的已存储在存储模块中的数据。

所述数据存储模块用于实时保存采集的数据，由ARM控制数据的读取和存储。

所述ARM主控通信模块通过并口与FPGA通信，配置FPGA的时序控制方式，包括采样速率、延时步进与采样时窗等参数；读取FPGA 采集到的ADC数据并存储和发送给上位机。

所述GPS模块信号输入到ARM主控通信模块中。

所述FPGA完成所有采集时序的配置与ADC采样模块的读取，采用FPGA自身的高速差分ECL时钟信号即可保证触发信号的一致性。所述FPGA可接受外部触发信号或发送自身的时钟信号。

所述里程轮模块信号输入到FPGA中。

所述延时模块采用一片10ps步进延时芯片，由FPGA配置延时时间，最大延时时间为10ns以上。

所述ADC采样模块的采样率为100MSPS以上，由FPGA控制ADC 采样模块的采样时钟和数据读取。

采集参数由上位机通过以太网发送给ARM主控通信模块，ARM主控通信模块根据采集参数控制FPGA完成时序配置，FPGA的差分时钟信号通过延时模块连接到ADC采样模块的采样时钟接口，通过调整延时模块的延时时间即可实现在100GHz的等效采样，而且采样窗口通过FPGA的时钟信号数量进行配置，实现了采样窗口的调整。

以100GHz等效采样，100MSPS采样速率，采样窗口为100ns为例，如图2，FPGA的控制时序如下：

第一道数据：配置延时芯片延时时间为0ps，FPGA发送10个触发脉冲，采集10个点的数据；

第二道数据：配置延时芯片延时时间为10ps，FPGA发送10个触发脉冲，采集10个点的数据；

依次增加延时芯片的延时时间，直至延时时间到达9990ps，实现一道波形的完整采集。

如图3所示，基于上述用于探地雷达的100GHz等效采样电路，单通道探地雷达通过简单的连接即可成为阵列探地雷达，以将四部单通道探地雷达组成阵列探地雷达为例，连接方式如下：

第一步：将第一部探地雷达的输出同步输出时钟线与其余探地三部探地雷达的输入输入同步时钟线连接到一起；

第二步：将四部探地雷达的以太网接口连接到路由器，路由器连接至上位机软件；

第三步：使用上位机将第一步探地雷达设置为主时钟探地雷达，其余三部探地雷达设置为从时钟探地雷达，由FPGA完成时钟同步；

第四步：将第一部探地雷达的FPGA的触发时钟配置为本地触发并使能同步输出时钟，将其余三部探地雷达的FPGA触发时钟更改为外部触发。

第五步：上位机依次配置探地雷达的采集参数，可使用相同长度的时钟线连接，在从时钟的FPGA中增加相应的延时时间，以抵消时钟线带来的延时；

第六步：上位机给主时钟探地雷达发送采集命令，主时钟探地雷达启动时钟输出，从时钟探地雷达的触发信号与主时钟探地雷达一致。

至此，完成了单通道雷达转换成阵列探地雷达，可由四部雷达进行同步采集，实现阵列探地雷达的功能。

本发明实施例通过FPGA配合单片延时电路，解决传统探地雷达采样时窗不易调节的问题，提高了等效采样率，同时可调的采样时窗也提高探测深度；对探地雷达采样时钟进行了优化，不仅实现了 100GHz等效采样，而且能够轻易的实现多部雷达的时钟同步，将单通道雷达转换为阵列探地雷达，灵活实用，降低使用成本，适合应用到探地雷达等效采样当中。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。