一种对锁相环的数字时间转换器进行快速增益校准的电路

摘要

本发明涉及一种对锁相环的数字时间转换器进行快速增益校准的电路，属于模拟集成电路设计技术领域。本发明由数字时间转换器、误差测量模块、增益校准模块、数字控制器、鉴频鉴相器、电荷泵、压控振荡器以及分频器组成。本发明电路，其中的误差测量器可以给增益校准模块提供多比特的误差信号，将该时间数字转换器设定为输出4位二进制表示的误差信号，该误差信号一方面作为积分器的输入，另一方面又作为误差取出器的输出，误差信号不仅可以表示时间放大器的两个输入信号的领先/落后状态，还可以表示具体的领先/落后量的大小，相当于给LMS校准模块提供了更多的信息，从而加速了模拟锁相环的LMS校准过程，从而大大提升模拟锁相环的校准速度。