LDPC根据闪存组件错误率调变核编译码速率的方法

摘要

本发明公开了一种LDPC根据闪存组件错误率调变核编译码速率的方法，包括以下步骤：步骤一：在主控芯片内部的低密度奇偶校验纠错控制器内配置多组不同运算矩阵与运算序列；步骤二：利用系统软件程序或硬件自动管理执行和检查码字译码信号；步骤三：依照实际运作状况，配合数据组件控制器运作挑选对应的矩阵来做运算，在错误位数低的需求下使用行权重低的矩阵，在错误位数高的需求下使用行权重高的矩阵，该发明配置多组不同行权重的矩阵储存空间，配上有效监测读取数据错误率的单元以适时检测数据错误率，或者根据不同区间设定与组件配置，调用不同运算矩阵与运算序列，达到有效利用主控端产生与校验核的工作效能之效用。