低压冗余电源的连接电路及低压冗余供电电路

摘要

本申请公开了一种低压冗余电源的连接电路，其包括PMOS管、第一分压电路、NPN型三极管和第二分压电路。PMOS管的源极和漏极分别接入两个冗余电源。第一分压电路一端接入漏极侧冗余电源，另一端接地，第一分压电路包括串联的两段第一分压支路。NPN型三极管的基极接入两段第一分压支路之间，NPN型三极管的发射极接地。第二分压电路一端接入源极侧的冗余电源，第二分压电路包括串联的两段第二分压支路，一段第二分压支路的两端分别接入PMOS管的源极和栅极，另一段第二分压支路的两端分别接入PMOS管的栅极和NPN型三极管的集电极。上述连接电路可瞬时反应并迅速隔离故障电源。且硬件占用空间小，不会增加线路复杂程度。

说明书

技术领域

本申请涉及一种冗余电源的电路连接结构，特别涉及一种低压冗余电源的电路连接结构，本申请还涉及一种具有上述连接电路的低压冗余供电电路。

背景技术

冗余电源是常用的电源使用策略，在一个电源出现故障时，另一个电源可以继续提供输出电压。

在低压电源的领域中，现有的低压冗余电源一般都采用二极管来实现，在每条低压冗余电源的输出都接一个二极管，以防止各冗余电源之间的相互影响。但是在一些低压输出环境中，如基于功能安全的考虑，一些5v、3.3v或更低电压输出电源系统需要两个以上的低压电源来实现冗余，此时如果还使用二极管来实现冗余，线路中就会出现明显的二极管压降，使输出电压减少约0.5v-1v，造成输出电压达不到实际输出需求，影响后级负载的正常工作。

且在一些应用场景中，电路复杂程度以及对硬件占用空间的影响也需要同时考量。

申请内容

针对上述问题，本申请公开了一种低压冗余电源的连接电路，以克服上述问题或者至少部分地解决上述问题。

本申请还公开了一种具有上述连接电路的低压冗余供电电路。

为了实现上述目的，本申请采用以下技术方案：

本申请提供了一种低压冗余电源的连接电路，其能够接入两个低压冗余电源之间，该连接电路包括PMOS管、第一分压电路、NPN型三极管和第二分压电路。其中，PMOS管的源极和漏极能够分别接入该两个低压冗余电源。第一分压电路一端能够接入漏极侧的低压冗余电源，第一分压电路的另一端接地，第一分压电路包括串联的两段第一分压支路。NPN型三极管的基极接入两段第一分压支路之间，NPN型三极管的发射极接地。第二分压电路一端能够接入源极侧的低压冗余电源，第二分压电路包括串联的两段第二分压支路，一段第二分压支路的两端分别接入PMOS管的源极和栅极，另一端第二分压支路的两端分别接入PMOS管的栅极和NPN型三极管的集电极。

上述低压冗余电源的连接电路，通过第一分压电路和NPN型三极管来监控一个低压冗余电源的工作情况，并根据工作情况控制第二分压电路的导通，第二分压电路的导通状态和断开状态的变化也直接会影响PMOS管源极和漏极的连通和断开，使连接电路在一个低压冗余电源出现故障时，可以及时隔离故障电源，保证其他低压冗余电源的正常工作。该连接电路可以瞬时反应出故障电源，并迅速隔离故障电源，不会出现输出电压的压降，保证冗余电源的正常输出电压。且该设计简单巧妙，不会占用过多的硬件空间，不会额外增加线路复杂程度，提高控制的可靠性和安全性。

在低压冗余电源的连接电路的一种示意性实施方式中，第一分压电路包括两个串联的第一分压电阻，每一段第一分压支路包括一个第一分压电阻。

该第一分压电路可以通过简单的结构实现，占用空间小。

在低压冗余电源的连接电路的一种示意性实施方式中，第二分压电路包括两个串联的第二分压电阻，每一段第二分压支路包括一个第二分压电阻。

该第一分压电路可以通过简单的结构实现，占用空间小。

本申请还提供了一种低压冗余供电电路，其包括至少两个低压冗余电源和如上文所述的低压冗余电源的连接电路，相邻的两个低压冗余电源之间具有一个上述低压冗余电源的连接电路。其中，连接电路的PMOS管的源极和漏极分别接入该两个低压冗余电源，第一分压电路一端能够接入漏极侧的低压冗余电源，第二分压电路一端能够接入源极侧的低压冗余电源。

上述低压冗余供电电路可以有效隔离故障电源，不会出现压降，不会影响低压电源的后续负载的正常工作，在需要确保具有稳定低压输出电源的场景下，可提供非常可靠的应用效果。且硬件占用空间小，不会增加电路的复杂程度。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1用以说明低压冗余电源的连接电路的一种示意性实施方式的电路结构示意图及低压冗余供电电路的一种示意性实施方式的电路结构示意图；

图2用以说明低压冗余供电电路的另一种示意性实施方式的电路结构示意图。

标号说明：

10 连接电路

20 低压冗余电源

Q1 PMOS管

Q2 NPN型三极管

R1、R2、R3、R4 分压电阻

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合本申请具体实施例及相应的附图对本申请技术方案进行清楚、完整的描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在本文中，“示意性”表示“充当实例、例子或说明”，不应将在本文中被描述为“示意性”的任何图示、实施方式解释为一种更优选的或更具优点的技术方案。

为使图面简洁，各图中只示意性地表示出了与本申请相关的部分，它们并不代表其作为产品的实际结构。另外，为使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。

以下结合附图，详细说明本申请各实施例提供的技术方案。

图1用以说明低压冗余电源的连接电路的一种示意性实施方式的电路结构示意图。如图1所示，低压冗余电源的连接电路10(虚线框出的电路结构)能够连接于两个低压冗余电源20之间。两个低压冗余电源20通过连接电路10连接后与负载50连接，以实现对负载50的冗余电源控制。图中所示的两个低压冗余电源20为5V电源，但本领域技术人员可以理解，本申请的连接电路10不局限于应用于此，其可应用于低压领域内的其他低压电源设备，比如3.3V电源等，尤其是考虑到冗余电源要尽量避免压降的输出环境，一般适用的电源的低压范围在2.7V至5.5V。

如图1所示，低压冗余电源的连接电路10包括有PMOS管Q1，MOS管(Metal OxideSemiconductor Field Effect Transistor)是金属氧化物半导体型场效应管，PMOS管是指N型衬底、P沟道的MOS管，PMOS管的P沟道在N型衬底上形成有两个区，分别构成PMOS管的源极和漏极。图中所示的PMOS管Q1的源极和漏极能够分别接入两个低压冗余电源20，本领域技术人员可以理解，一些PMOS管原本是不区分源极和漏极的，所以在一些场景下PMOS管Q1可将除栅极外的其他的任何一极接入任何一个低压冗余电源20，不需区分。

如图1所示，低压冗余电源的连接电路10还包括一条第一分压电路，图中所示的第一分压电路由相互串联的电阻R1和电阻R2构成，该第一分压电路一端能够接入漏极侧的低压冗余电源20，即图中左侧的低压冗余电源20，第一分压电路的另一端接地。图中所示的第一分压电路中，电阻R1所在支路和电阻R2所在支路可以理解为分别构成第一分压电路的一段第一分压支路。

如图1所示，低压冗余电源的连接电路10还包括一个NPN型三极管Q2，NPN型三极管由两块N型半导体和一块P型半导体组成，P型半导体在中间，两块N型半导体在两侧。如图中所示，NPN型三极管Q2的基极能够接入第一分压电路的两段第一分压支路之间，以根据第一分压电路来感知漏极侧的低压冗余电源20的情况，并根据不同情况下的基极电流Ib来控制NPN型三极管Q2的集电极和发射极之间的导通。其中NPN型三极管Q2的发射极是接地的。

如图1所示，低压冗余电源的连接电路10还包括一个第二分压电路，第二分压电路的一端能够接入漏极侧的低压冗余电源20，即图中右侧的低压冗余电源20。图中所示的第二分压电路由相互串联的电阻R3和电阻R4构成，即电阻R3所在支路和电阻R4所在支路分别构成第二分压电路的一段第二分压支路，其中，电阻R3构成的第二分压支路中，电阻R3的两侧分别接入该PMOS管的源极和栅极。电阻R4构成的第二分压支路中，电阻R4的两侧分别接入PMOS管的栅极和NPN型三级管的集电极。

就此构成完整的低压冗余电源的连接电路10，将上述连接电路连接至两个低压冗余电源20之间后，正常工作情况下，该连接电路10可保证低压冗余电源20正常工作。如图1所示，该连接电路10的第一分压电路通过R1和R2的分压作用，可用于监控图中左侧低压冗余电源20的工作情况，在左侧低压冗余电源20工作良好的情况下，其能够向NPN型三极管Q2的基极输出稳定的基极电流Ib，以使NPN型三极管Q2的集电极和发射极之间饱和导通。此时，由电阻R3和电阻R4构成的第二分压电路也通过NPN型三极管Q2的集电极和发射极实现导通后接地，在电阻R3和电阻R4的分压作用下，PMOS管Q1的栅极的电压降低，使PMOS管Q1的漏极和源极之间导通，即使左侧和右侧的低压冗余电源20实现导通，在低压小电流环境下，PMOS管Q1的导通电阻很小，所以PMOS管Q1的导通压降也非常小，可以忽略不计，不会影响低压冗余电源的输出电压。

如果左侧低压冗余电源发生短路或开路故障，此时由电阻R1和电阻R2构成的第一分压电路无法向NPN型三极管Q2的基极输出的基极电流Ib，导致NPN型三极管Q2进入截止状态，即集电极和发射极之间不导通，此时由电阻R3和电阻R4构成的第二分压电路也进入不导通状态，使PMOS管Q1的栅极和源极的电压都等于右侧低压冗余电源的输出电压5V，PMOS管Q1的源极和漏极之间断开，左侧故障的低压冗余电源被隔离，右侧低压冗余电源继续正常工作，为负载提供输出电压，不会受到故障影响。

可以看到，上述低压冗余电源的连接电路10，通过第一分压电路和NPN型三极管Q2来监控一个低压冗余电源的工作情况，并根据工作情况控制第二分压电路的导通，第二分压电路的导通状态和断开状态的变化也直接会影响PMOS管源极和漏极的连通和断开，使连接电路10在一个低压冗余电源20出现故障时，可以及时隔离故障电源，保证其他低压冗余电源的正常工作。

该电路设计简单巧妙，可瞬时反应出故障电源，并迅速隔离故障电源，保证低压冗余电源正常工作不受影响，保证稳定的电压输出，尤其是在低压控制领域，不会导致输出电压的压降，保证稳定输出，且该电路设计不会占用过多硬件空间，可以在多种场合实现应用，例如在电动汽车控制领域中，在本已线路复杂的情况下，不会额外增加线路复杂程度，并可实现非常稳定可靠的低压冗余电源控制，提高控制的可靠性和安全性。

图1所示的第一分压电路由电阻R1和电阻R2构成，由电阻R1和电阻R2分别构成第一分压支路，第二分压电路由电阻R3和电阻R4构成，由电阻R3和电阻R4分别构成第二分压支路，该电路设计最简单。但是本领域技术技术人员可以理解，第一分压电路和第二分压电路的构成并不局限于此，除电阻外，也可以由其他电器元件构成。另外，即使由电阻构成，电阻的数量也不局限于图中所示数量，只要保证第一分压电路可以分为串联的两段第一分压支路，第二分压电路可以分为串联的两段第二分压支路即可。

本申请还提供了一种低压冗余供电电路，如图1所示，其包括两个低压冗余电源20和一个上述连接电路10，其中连接电路10用于连接两个低压冗余电源20。连接电路的PMOS管的源极和漏极分别接入该两个低压冗余电源20，由电阻R1和电阻R2构成的第一分压电路，一端能够接入漏极侧(图中左侧)的低压冗余电源20，由电阻R3和电阻R4构成的第二分压电路，一端能够接入源极侧(图中右侧)的低压冗余电源20。具体工作原理上文已有详细描述，再次不再赘述。该低压冗余供电电路可提供稳定低压电源，在个别低压电源出现故障时，可迅速隔离故障电源，且保证稳定的低电压输出。该电路结构简单巧妙，占用硬件空间小，适合在复杂的电路系统中应用，例如在电动汽车控制领域。

图2用以说明低压冗余供电电路的另一种示意性实施方式的电路结构示意图。如图2所示，该低压冗余供电电路中，低压冗余电源20的数量可以更多，在每相邻的两个低压冗余电源之间设置有上述连接电路10即可。该方案可应用于需要多组低压冗余电源20的情况。该设计可以有效隔离故障电源，不会影响低压电源的后续负载的正常工作，在需要确保具有稳定低压输出电源的场景下，可提供非常可靠的应用效果。

以上所述，仅为本申请的具体实施方式，在本申请的上述教导下，本领域技术人员可以在上述实施例的基础上进行其他的改进或变形。本领域技术人员应该明白，上述的具体描述只是更好的解释本申请的目的，本申请的保护范围应以权利要求的保护范围为准。