时钟信号选择电路、延时链电路和延时锁相环

摘要

本实用新型公开一种时钟信号选择电路，包含该时钟选择信号的延时链电路和延时锁相环，上述时钟信号选择电路包括负沿D触发器、第一低电平锁存器和选择单元，选择单元用于接收第一时钟信号和第二时钟信号，第二时钟信号为第一时钟信号的延时信号；负沿D触发器，其信号输入端与外部的控制电路相连，时钟控制端用于接收外部输入的触发信号，信号输出端与第一低电平锁存器的信号输入端相连；第一低电平锁存器的时钟控制端用于接收第二时钟信号，信号输出端与选择单元相连，以控制选择单元输出第一时钟信号或第二时钟信号。由负沿D触发器和第一低电平锁存器处理控制信号，以控制选择单元工作，避免选择单元在第二时钟信号为高电平输出该第二时钟信号，以避免毛刺的产生。