一只滤波器及其制作的方法

摘要

本申请实施例提供了一种滤波器及其制作方法，涉及滤波器技术领域。该滤波器包括电容层、位于电容层上方的电感层，分别与电容层、电感层连接的过孔层，以及包裹电容层、电感层以及过孔层的封装结构；其中，电容层与电感层之间设置有容置空间，容置空间用于放置目标器件。本申请实施例提供的滤波器及其制作方法具有体积更小，成本更低且性能更好的优点。

说明书

技术领域

本申请涉及滤波器技术领域，具体而言，涉及一种滤波器及其制作方法。

背景技术

滤波器在无线通信中的应用极为广泛，是无线通讯射频前端中必不可少的元器件。随着5G、物联网等无线通信领域的飞速发展，滤波器在射频前端中的需求数量大大提升，由此对滤波器小型化和高性能，以及提高滤波器一致性，提高量产良率的要求越来越高。

然而，现有技术中，在对芯片性能或一致性要求较高的场景中，滤波器一般采用在基板上方键合所需芯片的方式实现，造成滤波器的体积较大，且成本较高。

综上，现有技术中存在当应用于对芯片性能或一致性要求较高的场景中时，滤波器的体积较大，且成本较高的问题。

发明内容

本申请的目的在于提供一种滤波器及其制作方法，以解决现有技术中存在的当应用于对芯片性能或一致性要求较高的场景中时，滤波器的体积较大，且成本较高的问题。

为了实现上述目的，本申请实施例采用的技术方案如下：

第一方面，本申请实施例提供了一种滤波器，所述滤波器包括：

电容层；

位于所述电容层上方的电感层；

分别与所述电容层、所述电感层连接的过孔层；

包裹所述电容层、所述电感层以及所述过孔层的封装结构；其中，

所述电容层与所述电感层之间设置有容置空间，所述容置空间用于放置目标器件。

可选地，所述目标器件包括芯片结构，所述芯片结构与所述电容层的表面连接。

可选地，所述芯片结构包括无源集成器件或声波谐振器。

可选地，制作所述封装结构的材料包括塑封材料、玻璃或硅。

可选地，所述电容层包括平板电容器与位于所述平板电容器内的介质层，所述平板电容器的表面设置有金属焊盘，所述金属焊盘与所述过孔层连接；和/或所述金属焊盘与所述目标器件连接。

可选地，所述电感层包括电感走线或线圈。

可选地，所述电感层与所述电容层的数量相同且均包括多个，多个电感层位于同一平面，多个电容层也位于同一平面，且每个所述电感层与对应的电容层组成一个LC结构，不同LC结构之间通过内部走线连接。

可选地，所述目标器件包括芯片结构，所述芯片结构与部分或全部所述电容层的表面连接。

另一方面，本申请实施例还提供了一种滤波器制作方法，用于制作上述的滤波器，所述滤波器制作方法包括：

提供一支撑板；

将电容层安装于所述支撑板上；

基于所述电容层在所述支撑板上进行封装，并形成封装结构；

对所述封装结构进行打孔，并形成过孔层，所述过孔层与所述电容层连接；

沿所述过孔层的表面制作电感层；其中，所述过孔层与所述电感层连接，且所述电容层与所述电感层之间设置有容置空间，所述容置空间用于放置目标器件；

对所述电感层进行封装，并去除所述支撑板。

可选地，所述目标器件包括芯片结构，在将电容层安装于所述支撑板上之后，所述方法还包括：

将芯片结构安装于所述电容层上。

相对于现有技术，本申请具有以下有益效果：

本申请实施例提供了一种滤波器及其制作方法，该滤波器包括电容层、位于电容层上方的电感层，分别与电容层、电感层连接的过孔层，以及包裹电容层、电感层以及过孔层的封装结构；其中，电容层与电感层之间设置有容置空间，容置空间用于放置目标器件。一方面，由于电感层位于电容层上方，进而形成了电容与电感分离的3D模组封装结构，实现了滤波电路的小型化及高性能的设计要求，同时降低成本。另一方面，由于电容与电感之间设置了用于放置目标器件的容置空间，因此可以将目标器件放置于滤波器的内部，使得目标器件不占用多余空间，且无需复杂连线，可以达到改善滤波电路所需频段的性能及一致性的优点，因此，当应用于对芯片性能或一致性要求较高的场景中时，本申请提供的滤波器具有体积更小，成本更低的优点。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。

图1为现有技术中在基板上键合滤波器芯片的结构示意图。

图2为本申请实施例提供的一种滤波器的结构示意图。

图3为本申请实施例提供的另一种滤波器的结构示意图。

图4为本申请实施例提供的第一种示例性电路图。

图5为本申请实施例提供的第二种示例性电路图。

图6为本申请实施例提供的第三种示例性电路图。

图7为本申请实施例提供的第四种示例性电路图。

图8为本申请实施例提供的第五种示例性电路图。

图9为本申请实施例提供的滤波器制作方法的示例性流程图。

图10为本申请实施例提供的S104对应的结构示意图。

图11为本申请实施例提供的S106对应的结构示意图。

图12为本申请实施例提供的S108对应的结构示意图。

图13为本申请实施例提供的S110对应的结构示意图。

图中：

110-电容层；111-平板电容器；112-介质层；120-电感层；130-过孔层；140-封装结构；150-目标器件；210-容置空间；220-支撑板。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。

正如背景技术中所述，集成电路中滤波器通常采用LTCC(Low Temperature Co-fired Ceramic，低温共烧陶瓷)或者PCB板(Printed Circuit Board，印制电路板)级工艺实现，同时，滤波器模组通常采用在基板上方键合所需芯片，造成体积过大，成本较高，且无法适用于对芯片性能或者一致性要求较高的应用场景。

例如，请参阅图1，为现有技术中，在基板上键合滤波器芯片的结构示意图，由图可知，整个滤波器模组的体积包括基板+滤波器芯片的体积，导致整个滤波器模组的体积较大，不利于实现设备的小型化且增加了成本。

有鉴于此，本申请实施例提供了一种滤波器，通过设置3D模组封装结构的方式，达到减小滤波器体积同时提升滤波器性能目的。

下面对本申请提供的滤波器进行示例性说明：

作为一种可选地实现方式，请参阅图2，该滤波器包括电容层110、电感层120、过孔层130以及封装结构140，其中，电感层120位于电容层110的上方，过孔层130分别与电容层110、电感层120连接，进而使得电容层110与电感层120之间实现电连接，封装结构140包裹电容层110、电感层120以及过孔层130，即电感层120、电容层110以及过孔层130位于封装结构140的内部，通过封装结构140与外部实现隔离，进而起到保护电感器与电容层110的目的。

并且，电容层110与电感层120之间设置有容置空间210，容置空间210用于放置目标器件150。可以理解地，通过将电感层120设置于电容层110上方并利用过孔层130实现连接的方式，可以使得电感层120与电容层110分离，且在纵向上呈现3D形式的封装结构140，相比于传统的电感器件与电容器件在水平方向上平面设置，采用3D模组封装结构140，可以减小整个滤波器的体积，有利于整个滤波器的小型化，同时降低成本。

此外，在形成容置空间210后，当设置有目标器件150时，可将目标器件150设置于容置空间210内，进而使得目标器件150可以不占用空间，且可针对性改善整个滤波电路频段的性能与一致性。

其中，如图2所示，当滤波器中不设置目标器件150时，则容置空间210通过封装结构140填充。同时，本申请并不对容置空间210的位置进行限定，在图2所示的结构中，过孔层130包括左右两个，容置空间210设置于两个过孔层130之间。

请参阅图3，当滤波器中设置目标器件150时，目标器件150设置于该容置空间210内，且目标器件150与电容层110的表面连接。

作为一种实现方式，目标器件150可以为芯片结构，该芯片结构与电容层110的表面连接，且该芯片结构可以为无源集成器件(IPD)或声波谐振器(SAW、BAW、FBAR等)或其它芯片。可选地，芯片结构与电容层110之间采用键合方式实现连接，例如采用bumping或其他方式将芯片结构安装于电容层110的表面。

其中，电容层110包括平板电容器111与位于平板电容器111内的介质层112，平板电容器111的表面设置有金属焊盘，金属焊盘与过孔层130连接；和/或金属焊盘与目标器件150连接。即在进行具体连接时，电容层110上设置有金属焊盘，过孔层130、目标器件150均可以通过金属焊盘实现与电容层110之间的连接。并且，平板电容器111、过孔层130以及电感层120均采用金属材质，以实现电气连接，并组成LC电路结构。当然地，在具体实现中，可以在电容层110的上方和下方都设置金属焊盘，且电容层110上方的金属焊盘可以通过过孔层130连接到电感层120，同时也可以通过bumping等方式键合目标器件150；而电容层110下方的金属焊盘作为整个滤波器的pin脚，用于与其它电子设备相连。

需要说明的是，本申请并不对电容层110内的介质层112材料进行限定，该介质材料为绝缘材料即可，例如介质层112的材料为PI材料。并且，本申请提供的电感层120，可以包括多层金属，通过设置本申请所示的滤波器，可以减少电感层120的层数，进而达到降低成本的效果。

并且，电感层120由至少一层金属制作而成，在一种实现方式中，电感层120也可以采用电感走线或线圈，例如，采用3D形式的Z型电感，进而减小电感层120的占有面积，有利于实现小型化。

此外，本申请对于封装结构140的材料也并不做限定，例如，封装结构140的材料可以为塑封材料、玻璃或硅，当然地，也可以先用另外的绝缘材料，以实现对器件内部的电感层120与电容层110的保护。

通过本申请提供的滤波器，可以将目标器件150设置于滤波器的内部，同时，目标器件150还可以通过内部走线与滤波器的LC电路结构形成串联或并联的连接方式，连接灵活，且走线可以设置于滤波器内部，避免了器件走线复杂的问题。

当然地，本申请提供的滤波器中，可以对电路结构会进行适应性变换，在此基础上，电感层120与电容层110的数量相同且均包括多个，多个电感层120位于同一平面，多个电容层110也位于同一平面，且每个电感层120与对应的电容层110组成一个LC结构，不同LC结构之间通过内部走线连接。当在滤波器的容置空间210内设置目标器件150时，则可以通过内部走线实现目标器件150与LC结构之间的串并联连接关系。可以理解地，由于目标器件150与走线均设置于该容置空间210内，因此整体上体积更小，更利于小型化，且由于目标器件150设置于滤波器内部，因此更利于一致性调节。

同时，当目标器件150为芯片结构时，芯片结构与部分或全部电容层110的表面连接。及芯片结构可以与一个或多个电容层110连接。

并且，本申请提供的电容层110的数量与电感层120的数量可以相同也可以不同。例如，请参阅图4，为本申请提供的一种示例性电路图，其中，S1、S2、S3以及S4分别表示一个LC电路结构，C1表示电容，在滤波器的设计上，C1可以采用电容芯片，此时滤波器中包括4个独立的电感层120与电容层110，同时电容芯片C1可以与其中一个或多个电容层110的表面相连，由图可知，电容C1在电路结构上与每个LC电路结构均连接，因此，当电容C1与其中一个电容层110的表面相连时，与其余电容层110之间的连接则可以通过走线实现。

在另一种实现方式中，电容C1也可以为一芯片层，此时，电感层120的数量为4个，电容层110的数量为5个，且5个电容层110之间相互独立。

当然地，本申请在具体实现上并不局限于上述实现方式，例如，可将图4中部分电容利用集成无源器件实现，以此提高滤波电路部分频段一致性。具体地，请参阅图5，在该实现方式上，将电容C1、C2以及C3利用集成无源器件实现，进而在制作电容层110时，电容层110的数量可以少于电感层120，且其余电容层110通过集成无源器件实现。

此外，在键合目标器件150时，可以对目标器件150的数量以及电路中的具体位置不做限定，例如，请参阅图6，该目标器件150为声波谐振器芯片，且声波谐振器芯片的数量为两个，分别设置电路的始端与末端。请参阅图7，声波谐振器芯片的数量也可以仅为1个，并设置于滤波器的中间位置。当然地，声波谐振器芯片的数量还可以为3个或者更多，在此不走赘述。如图8所示，该滤波器中包括3个波谐振器芯片。

通过上述方式键合声波谐振器芯片，通过走线实现谐振器与滤波电路之间的串联或者并联，进而可以提高性能滤波电路性能。

当然地，上述实现方式仅为举例说明，在实际应用中，也可以根据实际需求进行调节，例如，目标器件150与电容层110的表面也可以不接触，而是直接和过孔层130连接。并且，当封装结构140采用玻璃或硅材料时，则该滤波器也可以作为芯片结构，键合于如图2所示的结构中，在此不做限定。

基于上述实现方式，本申请实施例还提供了一种滤波器制作方法，用于制作上述的滤波器，请参阅图9，该滤波器制作方法包括：

S102，提供一支撑板220；

S104，将电容层110安装于支撑板220上；

S106，基于电容层110在支撑板220上进行封装，并形成封装结构140；

S108，对封装结构140进行打孔，并形成过孔层130，过孔层130与电容层110连接；

S110，沿过孔层130的表面制作电感层120；其中，过孔层130与电感层120连接，且电容层110与电感层120之间设置有容置空间210，容置空间210用于放置目标器件150；

S112，对电感层120进行封装，并去除支撑板220。

其中，目标器件150包括芯片结构，在将电容层110安装于所述支撑板220上之后，所述方法还包括：

S103，将芯片结构安装于所述电容层110上。

具体地，请参阅图10，首先将电容层110安装于支撑板220上，接着，请参阅图11，若存在芯片结构，则将芯片结构键合于所述电容层110上，例如采用bumping工艺键合，并进行封装。

在封装完成后，请参阅图12，对封装结构140进行打孔，形成过孔层130，过孔层130需要延伸至电容层110。请参阅图13，继续制作2-3层金属作为电感层120并再次封装。接着去除支撑层，形成图3所示结构。

综上所述，本申请实施例提供了一种滤波器及其制作方法，该滤波器包括电容层110、位于电容层110上方的电感层120，分别与电容层110、电感层120连接的过孔层130，以及包裹电容层110、电感层120以及过孔层130的封装结构140；其中，电容层110与电感层120之间设置有容置空间210，容置空间210用于放置目标器件150。一方面，由于电感层120位于电容层110上方，进而形成了电容与电感分离的3D模组封装结构140，实现了滤波电路的小型化及高性能的设计要求，同时降低成本。另一方面，由于电容与电感之间设置了用于放置目标器件150的容置空间210，因此可以将目标器件150放置于滤波器的内部，使得目标器件150不占用多余空间，且无需复杂连线，可以达到改善滤波电路所需频段的性能及一致性的优点。因此，当应用于对芯片性能或一致性要求较高的场景中时，本申请提供的滤波器具有体积更小，成本更低的优点。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。