阳极氧化膜基板基底、具有其的阳极氧化膜基板部、具有其的基于阳极氧化膜的中介层以及具有其的半导体封装

摘要

本发明涉及一种阳极氧化膜材质的阳极氧化膜基板基底、包括配置在阳极氧化膜基板基底内部的垂直导电部的阳极氧化膜基板部、具有其的基于阳极氧化膜的中介层以及具有其的半体封装。

说明书

技术领域

本发明涉及一种阳极氧化膜基板基底、具有其的阳极氧化膜基板部、具有其的基于阳极氧化膜的中介层以及具有其的半导体封装。

背景技术

近来，在手机、笔记本电脑等电子行业中，对产品的轻量化、小型化、高速化、多功能化、高性能化及高可靠性的要求日益提高。作为满足这些要求的一个解决方案，提出了将中介层(Interposer)应用于半导体封装的方案。中介层可在半导体封装内介置在多个半导体芯片之间，通过垂直层叠多个半导体芯片来形成三维层叠封装。另外，中介层介置在半导体芯片与封装基板之间，从而可起到重布线的功能以及防止半导体芯片与封装基板的连接缺陷的功能。近来，正在进行用于利用中介层提高半导体封装的可靠性及电特性的研究。

在用于半导体封装的中介层中，目前为止有力的基底物质是硅(Silicon)与玻璃(Glass)。将使用硅作为基底物质的中介层称为基于硅的中介层，并将使用玻璃作为基底物质的中介层称为基于玻璃的中介层。

基于硅的中介层是运用在硅基板内部加工出通孔孔并在通孔孔内部填充如铜等导电金属的硅穿孔(Through Silicon Via，TSV)技术来制作。基于硅的中介层通过在硅基板的指定部分形成通孔孔，并在通孔孔内部形成绝缘膜及防扩散膜，且利用镀覆等方法在通孔孔内部形成如铜等导电金属来制作。硅基板中介层由于使用硅作为基底物质，因此具有可以线内(in-line)形态使用半导体制造工艺的优点。

但是，基于硅的中介层技术的情况，由于基底物质是硅材质，因此存在电信号传输特性不好、制造费用昂贵的缺点。另外，由于基于硅的中介层应首先在硅基板的一侧面形成通孔孔，然后通过化学机械抛光(chemical mechanical polishing，CMP)研磨工艺对另一侧面进行薄膜化工艺，因此存在制造工艺多且在进行双面工艺时发生对准误差的问题。

为了代替这种基于硅的中介层，正在进行关于使用作为高绝缘电阻物质的玻璃代替硅作为基底物质的基于玻璃的中介层的研究。基于玻璃的中介层是运用在玻璃内部加工出通孔孔并在通孔孔内部填充如铜等导电金属的玻璃穿孔(Through Glass Via，TGV)技术来制作。玻璃本身带有绝缘性，因此不需要如TSV般的绝缘膜及防扩散膜等的薄膜工艺。

但是，基于玻璃的中介层的情况，当使用激光以在玻璃基板形成通孔孔时，产生通孔孔不能形成为垂直的形态而导致电流流动不稳定的问题，且产生通孔孔周边部由于激光引起的热应激而容易产生裂纹的问题。另外，使用激光钻孔方式的通孔孔形成方式的问题在于：由于射出(sot)数的增加使得需要许多激光设备投资，且由于通孔孔的大小减小使得需要昂贵的激光设备，从而制造费用上升。

如此，基于硅或玻璃的中介层在应对半导体芯片微细化的技术趋势方面存在限制。

此外，虽然提出使用树脂材质或陶瓷材质作为基底物质的中介层技术，但是由以往的通孔孔形成工具形成的通孔孔的通孔孔直径尺寸在基板的厚度方向上不固定，因此纵横比(aspect ratio)低，且通孔孔直径的微细化、窄节距化存在限制。另外，即使可形成在基板的厚度方向上通孔孔直径尺寸几乎固定的且高纵横比的通孔孔，制造也需要很长时间，因此存在费用大幅增加的问题。

[现有技术文献]

[专利文献]

(专利文献1)韩国公开专利公报公开编号第2011-0111803号

发明内容

技术课题

本发明是为了解决上述问题而提出的，其目的在于提供一种利用阳极氧化膜材质解决现有技术问题的阳极氧化膜基板基底、具有其的阳极氧化膜基板部、具有其的基于阳极氧化膜的中介层以及具有其的半导体封装。

技术解决手段

根据本发明一特征的半导体封装包括：半导体芯片；以及基于阳极氧化膜的中介层，供所述半导体芯片安装，所述基于阳极氧化膜的中介层包括由阳极氧化膜形成且在内部配置有垂直导电部的阳极氧化膜基板部。

另外，所述阳极氧化膜基板中介层包括：重布线部，配置在所述阳极氧化膜基板部的至少一面。

另外，在所述基于阳极氧化膜的中介层下部配置有封装基板，所述基于阳极氧化膜的中介层配置在所述半导体芯片与所述封装基板之间。

根据本发明一特征的基于阳极氧化膜的中介层包括：阳极氧化膜基板部，在阳极氧化膜材质的阳极氧化膜基板基底内部配置有垂直导电部；以及重布线部，配置在所述阳极氧化膜基板部的至少一面。

根据本发明一特征的阳极氧化膜基板部包括：阳极氧化膜材质的阳极氧化膜基板基底；以及垂直导电部，配置在所述阳极氧化膜基板基底内部。

另外，所述阳极氧化膜基板部包括：支撑基板，粘附在所述阳极氧化膜基板基底的至少一面。

另外，所述垂直导电部配置在贯通孔，所述贯通孔是以具有比所述阳极氧化时形成的气孔的宽度更大的宽度的方式对所述阳极氧化膜进行刻蚀形成的。

另外，所述垂直导电部配置在所述阳极氧化时形成的气孔。

另外，所述阳极氧化膜基板部包括：余裕空间部，形成在所述贯通孔与所述垂直导电部之间。

另外，所述垂直导电部包括主导体部、及与所述主导体部相接的缓冲部。

另外，所述阳极氧化膜基板部包括：通孔连接焊盘，与所述垂直导电部相接且形成在所述阳极氧化膜基板基底上，并在一个所述通孔连接焊盘处连结多个所述垂直导电部。

另外，所述阳极氧化膜基板部包括：凹入空间部，去除所述阳极氧化膜的至少一部分而形成。

根据本发明一特征的阳极氧化膜基板基底由对母材金属进行阳极氧化后去除所述母材金属而形成的阳极氧化膜形成，且包括贯通孔，所述贯通孔是以具有比所述阳极氧化时形成的气孔的宽度更大的宽度的方式对所述阳极氧化膜进行刻蚀形成的。

另外，所述阳极氧化膜基板基底包括：凹入空间部，去除所述阳极氧化膜的至少一部分而形成。

另外，所述贯通孔以多边形的剖面形成。

另外，在至少一个表面侧配置阻挡层，所述阻挡层在进行所述阳极氧化时形成并将所述气孔的一端部封闭。

另外，在至少一个表面侧去除在所述阳极氧化时形成的阻挡层，暴露出所述气孔的封闭端部。

另外，所述阳极氧化膜基板基底包括：支撑基板，配置在所述阳极氧化膜基板基底的至少一面。

发明的效果

当将根据本发明优选实施例的基于阳极氧化膜的中介层介置在半导体芯片与封装基板之间时，可解决由于封装基板与半导体芯片间的热膨胀率差异而引起的问题。根据本发明优选实施例的基于阳极氧化膜的中介层具有硅材质的半导体芯片与有机材质的封装基板之间的热膨胀率，因此可缓解由于两者间的热膨胀率的差异而产生的应力。由此，可防止在封装基板与半导体芯片之间的连接部处产生龟裂，或者可防止在焊接工艺完成后在冷却封装基板与半导体芯片时损坏半导体芯片。

在以下方面存在构成上的差异：现有基于硅的中介层及基于玻璃的中介层以硅(Silicon)或玻璃(Glass)为基底物质，相比之下，根据本发明优选实施例的基于阳极氧化膜的中介层以阳极氧化膜为基底物质。如上所述，由于与基底物质相关的基本构成上的差异，根据本发明优选实施例的基于阳极氧化膜的中介层与现有的中介层不同，具有如下所述的优点。

首先，由于阳极氧化膜基板基底本身带有绝缘性，因此不需要基于硅的中介层中所需的绝缘膜及防扩散膜等的薄膜工艺。另外，由于通过一次刻蚀工艺一次形成许多贯通孔，因此不需要基于玻璃的中介层中所需的昂贵的激光设备。

第二，形成在阳极氧化膜基板基底的贯通孔的内侧壁具有垂直的形状，且对贯通孔的形状也没有限制。基于硅的中介层的情况，为了形成垂直的贯通孔，需使用昂贵的干式刻蚀装备，在这种情况下，产生不仅制造成本上升而且制造时间长的问题，并且当使用激光时，通孔孔的形状会受到限制。

第三，与基于硅的中介层或基于玻璃的中介层不同，根据本发明优选实施例的基于阳极氧化膜的中介层具有在垂直导电部之间的区域中存在具有数纳米至数百纳米直径的许多气孔的构成。垂直导电部之间的许多气孔执行以下功能：阻断由垂直导电部的温度变化引起的水平热传递。许多气孔发挥具有许多空气柱的功能，阻断在阳极氧化膜基板基底中向水平方向的热传递。在基于硅的中介层的情况下，由于通孔导体的温度变化引起的热量也传递到周边的通孔导体，因此必须将通孔导体隔开5微米以上。但是，根据本发明优选实施例的基于阳极氧化膜的中介层，由于阻断从垂直导电部中产生的热传递到周边的垂直导电部，因此可以更微细的节距间隔布置垂直导电部，因此可更有效地应对半导体芯片的微细化。如此，根据本发明优选实施例的基于阳极氧化膜的中介层可提高半导体芯片的集成度，并且可通过最小化周边热量的传递来提高半导体芯片的电特性及可靠性。

第四，与基于硅的中介层或基于玻璃的中介层不同，通过垂直导电部之间的许多气孔的构成，降低由在垂直导电部间产生的寄生电容器引起的电容耦合(capacitivecoupling)成分，从而可实现垂直导电部稳定地传递信号。

如上所述，根据本发明优选实施例的基于阳极氧化膜的中介层可解决现有的基于硅的中介层或基于玻璃的中介层的问题，且可显著降低制造费用，并且发挥出可实现在现有的硅或玻璃材质实现时具有限制的稳定的信号传递及半导体芯片的微细化的效果。

附图说明

图1是根据本发明优选一实施例的半导体封装的剖面图。

图2是根据本发明优选一实施例的基于阳极氧化膜的中介层的剖面图。

图3a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图3b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图4a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图4b作为根据本发明优选一实施例的阳极氧化膜基板部的平面图，是对通孔连接焊盘进行透明处理的图。

图5a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图5b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图6a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图6b是将图6a部分的一实施例结构放大的图。

图6c是将图6a部分的一实施例结构放大的图。

图7a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图7b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图8是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图9是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图10a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。

图10b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图11是根据本发明优选一实施例的基于阳极氧化膜的中介层的剖面图。

图12a是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图12b是表示沿着图12a的A-A’线的剖面图的一实施例结构的图。

图12c是表示沿着图12a的A-A’线的剖面图的一实施例结构的图。

图12d是表示沿着图12a的A-A’线的剖面图的一实施例结构的图。

图12e是表示沿着图12a的A-A’线的剖面图的一实施例结构的图。

图13至图25是依序表示形成根据本发明一实施例的半导体封装的方法的工艺剖面图。

图26是依序表示形成根据本发明一实施例的半导体封装的方法的部分工艺剖面图。

具体实施方式

本说明书中所揭示的对根据本发明概念的实施例特定结构性或功能性说明仅是为了说明根据本发明概念的实施例而例示的，根据本发明概念的实施例可被实施成各种形态，并不限于本说明书中说明的实施例。

本说明书中所记述的实施例将参照作为本发明的理想例示图的剖面图进行说明。为了有效地说明技术内容，对这些图中所示的膜及区域的厚度及孔洞的直径等进行夸张表现。例示图的形态可因制造技术及/或公差等变形。

根据本发明概念的实施例可进行各种改更，且可具有多种形态，因此将实施例例示在图中并在本说明书中详细地进行说明。但是，这并不是将根据本发明概念的实施例限定于特定的起始形态，而是包括本发明的思想及技术范围所包含的所有变更、均等物或替代物。

本说明书中所使用的技术用语仅用于说明特定的实施例，不旨在限定本发明。除非上下文另有明确规定，否则单数的表达包括复数的表达。在本说明书中，应理解的是，“包括”或“具有”等用语欲指定存在本说明书所记载的特征、数字、步骤、动作、构成要素、零部件或其等的组合，不预先排除一个或一个以上的其他特征或数字、步骤、动作、构成要素、零部件或其等的组合的存在或附加可能性。

以下，参照图1至图12对本发明的优选实施例进行说明。

图1是根据本发明优选一实施例的半导体封装的剖面图。根据本发明优选实施例的半导体封装(1)包括半导体芯片(10)、基于阳极氧化膜的中介层(100)以及封装基板(20)。半导体芯片(10)安装在基于阳极氧化膜的中介层(100)进行第一次封装，之后安装在封装基板(20)进行第二次封装，从而构成半导体封装(1)。

半导体芯片(10)可为包括具有微细节距的芯片焊盘的存储器芯片、微处理器芯片、逻辑芯片或其等的组合。半导体芯片(10)可以倒装芯片方式接合到基于阳极氧化膜的中介层(100)上。半导体芯片(10)不受特别限制，其实例包括：逻辑大型集成电路(largescale integration，LSI)(如应用专用集成电路(application specified integratedcircuit，ASIC)、现场可编程门阵列(field programmable gate array，FPGA)及应用专用标准产品(application specific standard product，ASSP)般)、微处理器(如中央处理单元(central processing unit，CPU)及图形处理单元(graphic processing unit，GPU)般)、存储器(动态随机存取存储器(dynamic random access memory，DRAM)、混合存储器立方体(Hybrid Memory Cube，HMC)、磁性随机存取存储器(磁性RAM(Magnetic RAM，MRAM))、相变存储器(Phase-Change Memory，PCM)、电阻式随机存取存储器(Resistive RAM，ReRAM)、铁电随机存取存储器(铁电RAM)(Ferroelectric RAM，FeRAM)及闪存(反及快闪(NAND flash))、发光二极管(light emitting diode，LED)、电力装置、模拟集成电路(integrated circuit，IC)(如直交流(DC-AC)转换器及绝缘栅双极晶体管(insulatedgate bipolar transistor，IGBT)般)、微机电系统(micro-electromechanical system，MEMS)(如加速传感器、压力传感器、振动器及陀螺仪(Gyro)传感器般)、无线装置(如全球定位系统(global positioning system，GPS)、调频(frequency modulation，FM)、近场通讯(near field communication，NFC)、射频电磁(radio frequency electro-magnetic，RFEM)、微波单片集成电路(microwave monolithic integrated circuit，MMIC)及无线局域网(wireless local area network，WLAN)般)、独立装置、背照式(Back-sideilluminated，BSI)、互补金属氧化物半导体(complementary metal oxidesemiconductor，CMOS)图像传感器(CMOS image sensor，CIS)、照相机模组、CMOS、手动装置、GAW滤波器、射频(radio frequency，RF)滤波器、RF集成无源装置(integrated passivedevice，IPD)、自适应预测编码(adaptive predictive encoding，APE)及基带(baseband，BB)。

作为一实施例，图1中第一半导体芯片(10(a))可为微处理器(如CPU及GPU般)，且第二半导体芯片(10(b))可为通过多步骤层叠存储器(DRAM、混合存储器立方体(HMC)、磁性RAM(MRAM)、相变存储器(PCM)、电阻式RAM(ReRAM)、铁电RAM(FeRAM)及闪存(反及快闪)并通过TSV彼此连结的堆叠芯片(stack chip)。另外，第三半导体芯片(10(c))可为逻辑LSI(如ASIC、FPGA及ASSP般)。

第二半导体芯片(10(b))与第三半导体芯片(10(c))可通过TSV电连接。另外，第一半导体芯片(10(a))可与第二半导体芯片(10(b))及第三半导体芯片(10(c))电连接。作为一实施例，第一半导体芯片(10(a))可通过重布线部(150)与第二半导体芯片(10(a))电连接。

在基于阳极氧化膜的中介层(100)的下部配置有封装基板(20)。封装基板(20)可包括基板基底(21)以及分别形成在上表面及下表面的上表面布线层(23)及下表面布线层(25)。

封装基板(20)的基板基底(21)可由选自酚醛树脂、环氧树脂、聚酰亚胺中的至少一种物质形成。例如，基板基底(21)可包含选自以下中的至少一种物质：FR4、四官能环氧基(tetrafunctional epoxy)、聚苯醚(polyphenylene ether)、环氧/聚亚苯基氧化物(epoxy/polyphenylene oxide)、双马来酰亚胺三嗪(bismaleimide triazine，BT)、聚酰胺短纤席材(thermount)、氰酸酯(cyanate ester)、聚酰亚胺(polyimide)及液晶高分子(liquid crystalline polymer)。在下表面布线层(25)的下部可配置有外部连接端子(26)。

图2是根据本发明优选一实施例的基于阳极氧化膜的中介层的剖面图。

基于阳极氧化膜的中介层(100)包括阳极氧化膜基板部(110)及配置在阳极氧化膜基板部(110)的至少一面的重布线部(150)。

重布线部(150)可配置在阳极氧化膜基板部(110)的上表面及下表面中的一个表面，且可配置在阳极氧化膜基板部(110)的上表面及下表面二者。

重布线部(150)包括绝缘层(160)及布线图案(170)。绝缘层(160)还可包含如氧化硅、氮化硅、碳化硅、氮氧化硅、磷硅酸盐玻璃(phospho silicate glass，PSG)、硼磷硅酸盐玻璃(boro-phospho-silicate-glass，BPSG)、氟掺杂硅酸盐玻璃(fluorine-dopedsilicate glass，FSG)、SiO

布线图案(170)例如可通过使用光刻(photolithography)技术在绝缘层(160)上形成光刻胶层并对其进行图案化，以暴露出将成为布线图案(170)的绝缘层(160)的部分来形成在绝缘层(160)。如各向异性干式刻蚀工艺等刻蚀工艺也可用于在与绝缘层(160)的暴露部分对应的绝缘层(160)产生凹陷和/或开口部。凹陷和/或开口部可通过用扩散阻挡层(未示出)进行衬垫并利用导电材料进行填充来构成布线图案(170)。扩散阻挡层也可包括通过原子层沉积(atomic layer deposition，ALD)等形成的TaN、Ta、TiN、Ti、CoW等一个以上的层，且构成布线图案(170)的导电材料也可包括通过CVD、物理气相沉积(physicalvapor deposition，PVD)等形成的铜、铝、钨、银、及其等的组合等。绝缘层(160)上的任意过多的扩散阻挡层和/或导电材料也可通过使用例如CMP来去除。

布线图案(170)可由单层构成。或者，布线图案(170)可根据半导体芯片(10)的芯片焊盘的节距间隔及布线的复杂度由多个层构成。是否将布线图案(170)形成为多层以及将重布线部(150)形成在阳极氧化膜基板部(110)的上表面、下表面中的哪一面可根据半导体芯片(10)与封装基板(30)之间的布线设计适当地配置。

阳极氧化膜基板部(110)包括阳极氧化膜基板基底(120)。阳极氧化膜基板基底(120)仅由在对母材金属进行阳极氧化后去除母材金属而形成的阳极氧化膜形成。阳极氧化膜是指对母材金属进行阳极氧化形成的膜，气孔(121)是指对母材金属进行阳极氧化形成阳极氧化膜的过程中形成的孔洞。

作为一实施例，当母材金属是铝(Al)或铝合金时，在对母材金属进行阳极氧化时在母材金属的表面形成阳极氧化铝(Al

阳极氧化膜可包括在内部形成气孔(121)的多孔层(128)以及在气孔(121)的一端部将气孔(121)封闭的阻挡层(129)来构成(参见图10a)。阻挡层(129)在阳极氧化时位于母材的上部形成，多孔层(128)位于阻挡层(129)的上部形成。具体来说，当对母材金属进行阳极氧化时，首先在母材金属上形成阻挡层(129)且当阻挡层(129)形成到指定厚度时，多孔层(128)形成在阻挡层(129)上。阻挡层(129)的厚度可根据阳极氧化工艺条件而变不同，但优选为可形成在数十纳米以上至数微米以下，更优选为可形成在100nm以上至1μm以下之间。多孔层(128)的厚度也可根据阳极氧化工艺条件而变不同，但优选为可形成在数十纳米以上至数百微米以下。形成多孔层(128)的气孔(121)的直径可形成在数纳米以上至数百纳米以下。在完成阳极氧化工艺之后，可执行去除金属母材的过程。通过如上所述过程，保留阳极氧化铝(Al

阳极氧化膜基板基底(120)可为在至少一个表面侧配置有在阳极氧化时形成并将气孔(121)的一端部封闭的阻挡层(129)的阳极氧化膜基板基底(120)(参照图10a)，或可为在至少一个表面侧去除在阳极氧化时形成的阻挡层(129)而暴露出气孔(121)的两端部的阳极氧化膜基板基底(120)(参照图10b)。如此，阳极氧化膜基板基底(120)为同时具有多孔层(128)及阻挡层(121)的结构，或者可去除阻挡层(121)而仅配置有多孔层(128)。

阳极氧化膜基板基底(120)具有独立于气孔(121)且具有比气孔(121)的宽度更大的宽度的贯通孔(125)。贯通孔(125)可形成数微米以上至数十微米以下的宽度。可通过刻蚀工艺配置贯通孔(125)。由于贯通孔(125)利用对阳极氧化膜进行湿式反应的刻蚀溶液(例如碱溶液)通过一次刻蚀工艺可一次性形成多个(作为一实施例，数万个乃至数百万个)贯通孔(125)，因此与一次形成一个通孔孔的以往技术相比在生产速度及制造成本方面有利。

贯通孔(125)可通过在阳极氧化膜基板基底(120)的一面形成光刻胶并对其进行图案化以形成开口区域，然后通过开口区域流入刻蚀溶液来形成。因此，经图案化的开口区域的形状被原封不动地保留以制作贯通孔(125)的剖面形状。

阳极氧化膜基板部(110)包括阳极氧化膜基板基底(120)及配置在阳极氧化膜基板基底(120)内部的垂直导电部(130)。

在阳极氧化膜基板基底(120)的贯通孔(125)中配置导电材料以形成垂直导电部(130)。这里的导电材料可包括铜、钨、铝、金、银、钼、钽、焊料、铟或其等的合金。

由于使用将经图案化的光刻胶作为掩模的刻蚀工艺形成贯通孔(125)，因此对贯通孔(125)的剖面形状没有限制，阳极氧化膜与刻蚀溶液反应形成的贯通孔(125)的内侧壁形成垂直的内侧壁。向具有垂直内侧壁的贯通孔(125)的内部填充导电材料，从而形成垂直导电部(130)。形成在贯通孔(125)的垂直导电部(130)以垂直的柱形态配置在阳极氧化膜基板基底(120)。从阳极氧化膜基板基底(120)的一端部到另一端部，垂直导电部(130)具有相同的剖面积，因此与内侧壁不能形成垂直形状的通孔导体相比，在电流流动通畅的方面有利。对于内侧壁不能形成垂直形状且剖面积从一端部到另一端部变小或剖面积越向中央部越变小的通孔导体的情况，形成热、电瓶颈区间，但是根据本发明优选实施例的垂直导电部(130)的剖面积从一端部到另一端部相同，因此是不存在热、电瓶颈区间的构成。

作为将导电材料填充到贯通孔(125)的方法，有电镀法、无电镀覆法或选择性沉积法。根据本发明优选实施例的阳极氧化膜基板基底(120)使用刻蚀工艺制造贯通孔(125)，因此可实现高纵横比。在将导电材料填充到如此高的纵横比的贯通孔中时，重要的是不在垂直导电部(130)内形成空隙。

以往的基于硅的中介层用基板采用在通孔孔内部形成晶种层并利用晶种层通过电镀形成通孔导体的方式。但是，根据这种以往技术，由于镀覆在通孔孔的底面及内侧壁同时生长，因此当通孔孔的纵横比大时就会产生在通孔导体内部形成空隙的问题。但是，根据本发明优选实施例的垂直导电部(130)在具有上下贯通的贯通孔(125)的阳极氧化膜的下部布置金属晶种基板后进行电镀，在单向(从贯通孔(125)的下部向上部方向)生长镀覆层的同时形成垂直导电部(130)，因此不会在垂直导电部(130)内部形成空隙。

阳极氧化膜基板部(110)可包括配置在阳极氧化膜基板基底(120)的至少一面的支撑基板(140)。

基于硅的中介层用基板部经过在具有足够厚度的硅晶片的上表面上首先形成通孔导体及布线部并通过翻转对后面进行加工的工艺，因此可易于进行处理。但是，阳极氧化膜基板基底(120)通过阳极氧化工艺，将其厚度制作成数十微米至数百微米的厚度，将贯通孔(125)制作成上下贯通阳极氧化膜基板基底(120)的形态，因此担心在对阳极氧化膜基板基底(120)进行搬运和/或处理的过程中阳极氧化膜基板基底(120)会被脆性破坏。特别是，由于阳极氧化膜基板基底(120)可沿着预定切割线形成预凹入空间部(123)，因此，在对阳极氧化膜基板基底(120)进行搬运和/或处理的过程中，阳极氧化膜基板基底(120)可能更容易被脆性破坏。为了防止这一点，根据本发明优选实施例的阳极氧化膜基板部(110)可包括配置在阳极氧化膜基板基底(120)的至少一面的支撑基板(140)。支撑基板(140)可由硅、锗、硅-锗、镓-砷(GaAs)、玻璃、塑料、陶瓷基板、树脂等形成，且在执行后续工艺期间防止阳极氧化膜基板基底(120)的弯曲变形，便于阳极氧化膜基板基底(120)的搬运和/或处理。支撑基板(140)可通过粘合层粘附到阳极氧化膜基板基底(120)。粘合层可由非导电性粘合膜(non-conductive adhesive film，NCF)、各向异性导电膜(anisotropic conductivefilm，ACF)、瞬时粘合剂、热固性粘合剂、激光固化型粘合剂、超声固化型粘合剂、非导电浆料(non conductive paste，NCP)等形成。

以下参照图3至图12，对阳极氧化膜基板部(110)进行阐述。根据本发明优选实施例的阳极氧化膜基板部(110)可包括参照图3至图12说明的一实施例的构成要素中的至少任一者来构成。

图3a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，且图3b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

参照图3a及图3b，阳极氧化膜基板基底(120)包括传导区域(CA)以及在传导区域(CA)周边以包围传导区域(CA)的形态形成的气孔区域(PA)。传导区域(CA)可通过对贯通孔(125)填充导电物质来形成，所述贯通孔(125)是以具有比阳极氧化时形成的气孔(121)的宽度更大的宽度的方式对阳极氧化膜进行刻蚀而形成的。作为另一实施例，传导区域(CA)也可通过对阳极氧化时形成的气孔(121)填充导电物质来形成。传导区域(CA)可为与半导体芯片(10)电连接的导电区域。或者，传导区域(CA)可为对半导体芯片(10)的热进行散热而不与半导体芯片(10)电连接的导热区域。

传导区域(CA)可为通过垂直导电部(130)将电或热上下传导的区域。当垂直导电部(130)的材质是导电性高的材质时，传导区域(CA)成为导电区域，且当垂直导电部(130)的材质是导热性高的材质时，则成为导热区域。在此，导电性高的材料可包括铜、钨、铝、金、银、钼、钽、焊料、铟或其等的合金。另外，导热性高的材料可包括氧化铍、氮化铝、碳化硅或导热性高的高分子复合材料。传导区域(CA)具有多个，其中一部分成为导电区域，且其余部分可配置成导热区域。

气孔区域(PA)是存在内部空出的气孔(121)的区域，在传导区域(CA)周边以包围传导区域(CA)的形态形成，从而执行将传导区域(CA)从周边孤立的功能。气孔区域(PA)由阳极氧化膜材质形成，具有绝缘功能，同时通过气孔(121)的隔热功能而具有将传导区域(CA)电孤立、热孤立的功能。

在传导区域(CA)中可配置贯通阳极氧化膜基板基底(120)的同时形成在阳极氧化膜基板基底(120)内部的垂直导电部(130)。

根据本发明优选一实施例的阳极氧化膜基板部(110)的垂直导电部(130)的剖面形状可配置成任意形状。由于阳极氧化膜基板基底(120)的贯通孔(125)通过刻蚀工艺形成，因此如图3b所示，其剖面形状不仅可形成为圆形，还可形成为矩形、三角形、六角形等多边形的剖面。由于圆形剖面使垂直导电部(130)在热膨胀时向周边的阳极氧化膜施加均等的应力，因此在防止阳极氧化膜破裂方面较其他形状有利。相反，矩形或六角形的多边形剖面在多个垂直导电部(130)之间具有相同的节距间隔时，与圆形剖面相比其剖面积大，因此导电性和/或导热性比圆形剖面有利。

图4a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，且图4b作为根据本发明优选一实施例的阳极氧化膜基板部的平面图，是对通孔连接焊盘进行透明处理的图。

参照图4a及图4b，根据本发明优选一实施例的阳极氧化膜基板部(110)包括与垂直导电部(130)相接并在阳极氧化膜基板基底(120)上形成的通孔连接焊盘(181)，且一个通孔连接焊盘(181)可连结多个垂直导电部(130)。

可与一个通孔连接焊盘(181)对应地接合配置多个垂直导电部(130)。一个通孔连接焊盘(181)的面积大于与其对应的多个垂直导电部(130)的面积之和。

垂直导电部(130)在执行后续工艺的回流工艺(Reflow)或热压接合工艺(thermocompression bonding，TCB)等的过程中可进行热膨胀和/或收缩，此时，通过与一个通孔连接焊盘(181)对应地接合配置多个垂直导电部(130)，从而可减少垂直导电部(130)可膨胀和/或收缩的体积。与和一个通孔连接焊盘(181)对应地接合配置具有第一剖面积的一个垂直导电部(130)的构成不同，根据对应于一个通孔连接焊盘(181)的多个垂直导电部(130)具有小于第一剖面积的第二剖面积的构成，由于由温度变化引起的体积膨胀量减少，因此可防止由于垂直导电部(130)的热膨胀导致垂直导电部(130)上的物质层的剥离。根据本发明的优选实施例，在垂直导电部(130)上可配置有重布线部(150)，通过将垂直导电部(130)分成多个来减小各个的剖面积，从而可防止由于构成垂直导电部(130)的铜等因热膨胀引起的重布线部(150)的层间剥离问题。

在此，配置有多个的垂直导电部(130)的剖面形状不仅可形成为圆形，还可形成为矩形、三角形、六角形等多边形的剖面，且其形状不受限制。另外，垂直导电部(130)的水平剖面形状与通孔连接焊盘(181)的水平剖面形状可为彼此对应的形状。作为一实施例，如果通孔连接焊盘(181)是矩形的水平剖面形状，则垂直导电部(130)的水平剖面形状也可与此对应而为矩形的形状。但并不限于此，通孔连接焊盘(181)的水平剖面形状与垂直导电部(130)的水平剖面形状可配置成彼此不同的形状。

根据与一个通孔连接焊盘(181)对应地接合配置多个垂直导电部(130)的构成，即使在多个垂直导电部(130)中的任一个垂直导电部(130)中无法正常填充导电材料且无法完全执行其功能，也可通过其余的垂直导电部(130)完全达成其功能。

图5a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，且图5b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

参照图5a及图5b，根据本发明优选一实施例的阳极氧化膜基板部(110)可包括形成在贯通孔(125)与垂直导电部(130)之间的余裕空间部(127)。

垂直导电部(130)在贯通孔(125)的内侧壁并未无缝隙地配置，在垂直导电部(130)与贯通孔(125)之间可形成余裕空间部(127)作为隔开空间。通过在垂直导电部(130)周边部配置余裕空间部(127)，当垂直导电部(130)热膨胀时，余裕空间部(127)允许垂直导电部(130)的宽度方向的变形，从而可防止位于垂直导电部(130)的长度方向的物质层的剥离。根据本发明的优选实施例，在垂直导电部(130)的上表面、下表面可配置通孔连接焊盘(181、183)，通过配置形成在贯通孔(125)与垂直导电部(130)之间的余裕空间部(127)可防止构成垂直导电部(130)的铜等因热膨胀而引起的通孔连接焊盘(181、183)的层间剥离问题。

余裕空间部(127)可通过以下方式形成：首先在贯通孔(125)内部无空隙地形成垂直导电部(130)，然后通过后续工艺进一步对垂直导电部(130)的周边进行刻蚀。

垂直导电部(130)具有多边形的剖面形状，余裕空间部(127)可与垂直导电部(130)的至少一个边相邻地形成。参照图5B，示出垂直导电部(130)具有矩形的剖面形成，且余裕空间部(127)与垂直导电部(130)的两个边相邻地形成，或者以垂直导电部(130)的顶点为基准向外侧延伸的弧形态形成。但是，根据本发明优选实施例的余裕空间部(127)的形状并不限于图5B所示的形状，只要是在垂直导电部(130)热膨胀时余裕空间部(127)可允许垂直导电部(130)的宽度方向变形的结构则均可。作为一实施例，当垂直导电部(130)具有圆形剖面时，余裕空间部(127)可以任意形状在垂直导电部(130)周边形成空的空间来配置。

图6a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，图6b是将图6a部分的一实施例结构放大的图，且图6c是将图6a部分的一实施例结构放大的图。

参照图6a至图6c，根据本发明优选一实施例的阳极氧化膜基板部(110)可包括对在阳极氧化时形成的气孔(121)填充导电材料而形成的垂直导电部(130)。这里的导电材料可包括铜、钨、铝、金、银、钼、钽、焊料或铟。

在图6a至图6c示出的垂直导电部(130)在通过对在阳极氧化时形成的气孔(121)填充导电材料而形成的方面，与对独立于阳极氧化时形成的气孔(121)形成的贯通孔(125)填充导电材料而形成的一实施例的结构存在差异。对在阳极氧化时形成的气孔(121)填充导电材料而形成的垂直导电部(130)的构成可显著减小垂直导电部(130)可膨胀的体积，因此可更有效地防止垂直导电部(130)上的通孔连接焊盘(181)因垂直导电部(130)的热膨胀而剥离。

参照图6b及图6c，垂直导电部(130)可形成为对气孔(121)填充导电材料而形成的垂直导电部(130)不向阳极氧化膜基板基底(120)的上表面突出的结构(图6b)，或者可形成为对气孔(121)填充导电材料而形成的垂直导电部(130)向阳极氧化膜基板基底(120)的上表面突出的结构(图6c)。在此，如图6c所示的结构般，根据对气孔(121)填充导电材料而形成的垂直导电部(130)向阳极氧化膜基板基底(120)的上表面突出的结构，垂直导电部(130)与通孔连接焊盘(181)之间的接触面积变大，可更有效地防止通孔连接焊盘(181)的剥离。

根据本发明优选一实施例的阳极氧化膜基板部(110)的垂直导电部(130)可包括主导体部(131)及与主导体部(131)相接的缓冲部(135)。缓冲部(135)可配置在主导体部(131)的内部及外部中的至少一部分。

图7a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，且图7b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

图7a及图7b所示的垂直导电部(130)中，在主导体部(131)的内部配置缓冲部(135)。缓冲部(135)可由金属或非金属材质形成。作为形成缓冲部(135)的材质，优选为是具有比主导体部(131)的弹性率低的弹性率的材质。作为一实施例，当主导体部(131)的材质是铜时，缓冲部(135)的材质可为焊料。或者缓冲部(135)可为聚合物材质。

参照图7b，缓冲部(135)的剖面形状可配置成与主导体部(131)的剖面形状相同的形状。由此，主导体部(131)的应力均匀分散，可被缓冲部(135)吸收。另一方面，可在彼此隔开的主导体部(131)之间配置缓冲部(135)。在这种情况下，缓冲部(135)可以管形态形成。

图8是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。参照图8，垂直导电部(130)包括主导体部(131)及配置在主导体部(131)的至少一面的缓冲部(135)。缓冲部(135)可配置在主导体部(131)的上表面和/或下表面。在这种情况下，缓冲部(135)可由金属材质形成，且优选为是具有比主导体部(131)的弹性率低的弹性率的材质。例如，当主导体部(131)的材质为铜时，缓冲部(135)的材质可为焊料。

图9是根据本发明优选一实施例的阳极氧化膜基板部的剖面图。参照图9，垂直导电部(130)在主导体部(131)的外部配置缓冲部(135)。在主导体部(131)与阳极氧化膜基板基底(120)之间配置缓冲部(135)。在此，缓冲部(135)可由金属或非金属材质形成。作为形成缓冲部(135)的材质，优选为是具有比主导体部(131)的弹性率低的弹性率的材质。作为一实施例，当主导体部(131)的材质是铜时，缓冲部(135)的材质可为焊料。或者缓冲部(135)可为聚合物材质。

如此，由于根据本发明优选实施例的垂直导电部(130)包括主导体部(131)及缓冲部(135)来构成，因此即使主导体部(131)因温度变化而热膨胀，缓冲部(135)也会弹性地变形，因此缓冲部(135)吸收由于主导体部(131)的热膨胀而产生的应力，从而可防止主导体部(131)从贯通孔(125)的内侧壁剥离，且防止位于垂直导电部(130)的上部和/或下部的通孔连接焊盘(181)的剥离。

根据本发明优选一实施例的阳极氧化膜基板部(110)的阳极氧化膜基板基底(120)可形成为如下结构：在至少一个表面侧配置有在阳极氧化时形成并将气孔(121)封闭的阻挡层(129)，或在至少一个表面侧去除阳极氧化时形成的阻挡层(129)而暴露出气孔(121)。

图10a是根据本发明优选一实施例的阳极氧化膜基板部的剖面图，且图10b是根据本发明优选一实施例的阳极氧化膜基板部的平面图。

参照图10a，阳极氧化膜基板基底(120)为以下结构：在至少一个表面侧配置有在阳极氧化时形成并将气孔(121)的一端部封闭的阻挡层(129)。在阻挡层(129)的上表面可形成重布线部(150)。如此，根据在重布线部(150)下部配置阻挡层(129)的结构，当在阻挡层(129)的上部形成重布线部(150)时，在可提高重布线部(150)的平坦度的方面可起到有利的作用。由此可省略重布线部(150)的平坦化工艺。另外，由于气孔(121)是未被暴露出的结构，因此可防止在气孔(121)粘附微细颗粒后在进行后续工艺时外逸(out gasing)微细颗粒而对后续工艺造成影响。

参照图10b，阳极氧化膜基板基底(120)是在表面侧暴露出气孔(121)的结构。根据在暴露出气孔(121)的表面上形成重布线部(150)的构成，具有防止在其上部形成的重布线部(150)因暴露到上部的气孔(121)而剥离的效果。更具体来说，在阳极氧化膜基板基底(120)的上部形成重布线部(150)，重布线部(150)的至少一部分渗透到气孔(121)内部并进行锚定，因此可更有效地防止重布线部(150)的剥离。

根据本发明优选一实施例的阳极氧化膜基板部(110)可包括外部连接端子(190)。图11是根据本发明优选一实施例的基于阳极氧化膜的中介层的剖面图。参照图11，在阳极氧化膜基板部(110)的下部配置与垂直导电部(130)连接的下部通孔连接焊盘(183)、及形成在下部通孔连接焊盘(183)的下表面的凸块下金属(Under Bump Metallurgy，UBM)(191)、以及形成在UBM的下表面的焊料凸块(193)。下部通孔连接焊盘(183)可由与垂直导电部(130)相同的材质形成。UBM(191)可包括一个或多个非焊料金属层。例如，UBM(191)可包括包含铜或铜合金的含铜层，另外可在含铜层上包括金属顶盖层。金属顶盖层可为含镍层、含钯层和/或其他类似物或其等的多层。焊料凸块(193)可由Sn-Ag合金、Sn-Ag-Cu合金或其他类似物形成，可不含铅或含铅。

阳极氧化膜基板基底(120)可包括凹入空间部(123)。凹入空间部(123)可通过去除阳极氧化膜基板基底(120)的至少一部分来形成。凹入空间部(123)优选为形成在阳极氧化膜基板基底(120)的两面中未形成重布线部(150)的面。在后续工艺中，在阳极氧化膜基板基底(120)的第一表面形成重布线部(150)供半导体芯片(10)安装，并将其翻转，然后在阳极氧化膜基板基底(120)的第二表面形成外部连接端子(190)，之后在第二表面朝向上侧的状态下进行单体化工艺，因此，凹入空间部(123)形成在第二表面的结构不仅减少对外部连接端子(190)形成在第二表面的工艺的干扰，而且在第二表面侧进行通过单体化工具进行的单体化时更容易被切割。

图12a是根据本发明优选一实施例的阳极氧化膜基板部的平面图，且图12b是表示沿着图12a的A-A’线的剖面图的一实施例结构的图，图12c是表示沿着图12a的A-A’线的剖面图的一实施例结构的图，且图12d是表示沿着图12a的A-A’线的剖面图的一实施例结构的图。

凹入空间部(123)可通过挖出阳极氧化膜基板基底(120)的至少一部分来形成。在此，当凹入部分处于阳极氧化膜基板基底(120)的上下垂直方向时形成为孔或槽的形态，而当凹入部分在气孔(121)内处于水平方向时可形成为扩孔的形态。

阳极氧化膜基板基底(120)可制作成与晶片大小及形状对应的大小及形状。将以与晶片大小及形状对应的大小及形状制作的阳极氧化膜基板基底(120)称为原板的阳极氧化膜基板基底(120)，将在后续工艺中切割并单体化的阳极氧化膜基板基底(120)称为单位阳极氧化膜基板基底(120)。当原板的阳极氧化膜基板基底(120)被切割成更小大小的单位阳极氧化膜基板基底(120)时，凹入空间部(123)可配置在沿着预定切割线(DL)的位置。当凹入空间部(123)沿着预定切割线(DL)形成在阳极氧化膜基板基底(120)时，当沿着预定切割线(DL)对阳极氧化膜基板基底(120)进行切割时，可更容易地进行切割。由此，当将原板的阳极氧化膜基板基底(120)单体化为单位阳极氧化膜基板基底(120)时，可防止损坏阳极氧化膜基板基底(120)。

参照图12a，凹入空间部(123)沿着预定切割线(DL)形成在阳极氧化膜基板基底(120)。沿着预定切割线(DL)至少可配置一个凹入空间部(123)。由此，当沿着预定切割线(DL)进行切割时，阳极氧化膜基板基底(120)更容易被切割，且将切割时产生毛刺(burr)的情形最小化，并且可防止切割时产生的应力传递到阳极氧化膜基板基底(120)。阳极氧化膜基板基底(120)是容易发生脆性破坏的材质，因此通过沿着预定切割线(DL)形成的凹入空间部(123)的构成，可将脆性破坏的担心最小化。

参照图12b，凹入空间部(123)可配置成上下贯通阳极氧化膜基板基底(120)的孔形态。参照图12c，凹入空间部(123)可仅挖开固定深度而配置成槽形态。

另一方面，参照图12e，凹入空间部(123)可配置成气孔(121)的直径被扩大形成的扩孔部(126A)。当对金属母材进行阳极氧化时，规则地形成许多气孔(121)，且位于这些气孔(121)的部分区域(例如位于预定切割线(DL))的气孔(121)的气孔被扩孔以形成扩孔部(126A)。由此，阳极氧化膜基板基底(120)包括阳极氧化时形成的气孔(121)的气孔被扩孔的扩孔部(126A)以及照原样保持阳极氧化时形成的气孔(121)的气孔的非扩孔部(126B)来形成。通过扩孔部(126A)的构成，可更容易切割阳极氧化膜基板基底(120)。

参照图12d，可在凹入空间部(123)的内部配置填充材料(124)。示出图12d中所示的填充材料(124)配置在图12c中所示的凹入空间部(123)的结构，但可配置在图12b中所示的凹入空间部(123)的结构。另外，填充材料(124)还可填充到图12e中所示的扩孔部(126A)中。

填充材料(124)可由金属或非金属材质形成。根据填充材料(124)的材质，凹入空间部(123)的功能乃至阳极氧化膜基板基底(120)的功能将得到加强。根据填充材料(124)的材质，填充材料(124)可执行散热功能，且可在切割时最小化毛刺(burr)的产生。另外，填充材料(124)在切割之后可执行增强单位阳极氧化膜基板基底(120)侧面的功能。

填充材料(124)可用于执行调节阳极氧膜基板部(110)的热膨胀系数的功能的目的。填充材料(124)可通过调节阳极氧化膜基板部(110)的热膨胀系数来防止损坏与半导体芯片(10)的连接部分和/或与封装基板(20)的连接部分。

再参照图1，根据本发明优选实施例的半导体封装(1)包括半导体芯片(10)及供半导体芯片(10)安装的基于阳极氧化膜的中介层(100)。

根据本发明优选实施例的基于阳极氧化膜的中介层(100)可包括阳极氧化膜基板部(110)及重布线部(150)来构成。在基于阳极氧化膜的中介层(100)下部配置封装基板(20)，且可在半导体芯片(10)与封装基板(30)之间配置基于阳极氧化膜的中介层(100)。基于阳极氧化膜的中介层(100)介置在半导体芯片(10)与封装基板(30)之间，从而可起到重布线的功能以及防止半导体芯片(10)与封装基板(30)的连接缺陷的功能。

当通过将半导体芯片(10)直接搭载在由有机材料形成并形成有布线图案的封装基板(30)上并实施焊接等来制作半导体封装(1)时，有必要将封装基板(30)与半导体芯片(10)加热到焊料熔融温度。此时，由有机材料形成的封装基板(30)的热膨胀率与由硅形成的半导体芯片(10)的热膨胀率不同，因此在封装基板(30)与半导体芯片(10)之间的连接部处可能产生龟裂，且在焊接工艺完成后封装基板(30)与半导体芯片(10)冷却时，可能使半导体芯片(10)受到损伤。

但是，在半导体芯片(10)与封装基板(30)之间介置根据本发明优选实施例的基于阳极氧化膜的中介层(100)时，可解决由于封装基板(30)与半导体芯片(10)之间的热膨胀率差而引起的上述问题。根据本发明优选实施例的基于阳极氧化膜的中介层(100)具有硅材质的半导体芯片(10)与有机材质的封装基板(30)之间的热膨胀率，因此可缓解由于两者之间的热膨胀率的差而产生的应力。由此，可防止在封装基板(30)与半导体芯片(10)之间的连接部处产生龟裂，或者可防止在焊接工艺完成后将封装基板(30)与半导体芯片(10)冷却时损伤半导体芯片(10)。

另一方面，在以下方面存在构成上的差异：现有的基于硅的中介层及基于玻璃的中介层以硅(Silicon)或玻璃(Glass)为基底物质，相比之下，根据本发明优选实施例的基于阳极氧化膜的中介层(100)以阳极氧化膜为基底物质。如上所述，由于与基底物质相关的基本构成上的差异，根据本发明优选实施例的基于阳极氧化膜的中介层(100)与现有的中介层不同，具有如下所述的优点。

第一，由于阳极氧化膜基板基底(120)本身带有绝缘性，因此不需要基于硅的中介层中所需的绝缘膜及防扩散膜等的薄膜工艺。另外，由于通过一次刻蚀工艺一次形成许多贯通孔(125)，因此不需要基于玻璃的中介层中所需的昂贵的激光设备。

第二，形成在阳极氧化膜基板基底(120)的贯通孔(125)的内侧壁具有垂直的形状，且对贯通孔(125)的形状也没有限制。基于硅的中介层的情况，为了形成垂直的贯通孔，需使用昂贵的干式刻蚀装备，在这种情况下，产生不仅制造成本上升而且制造时间长的问题，并且当使用激光时，通孔孔的形状会受到限制。

第三，与基于硅的中介层或基于玻璃的中介层不同，根据本发明优选实施例的基于阳极氧化膜的中介层(100)具有在垂直导电部(130)之间的区域中存在具有数纳米至数百纳米直径的许多气孔(121)的构成。垂直导电部(130)之间的许多气孔(121)执行以下功能：阻断由垂直导电部(130)的温度变化引起的水平热传递。许多气孔(121)发挥具有许多空气柱的功能，阻断在阳极氧化膜基板基底(120)中向水平方向的热传递。在中介层上可安装多个半导体芯片，在基于硅的中介层的情况下，由于通孔导体的温度变化引起的热量也传递到周边的通孔导体，因此必须将通孔导体隔开5μm以上。但是，由于根据本发明优选实施例的基于阳极氧化膜的中介层阻断从垂直导电部(130)中产生的热传递到周边的垂直导电部(130)，因此可以微细的节距间隔布置垂直导电部(130)，因此可更有效地应对半导体芯片的微细化。如此，根据本发明优选实施例的基于阳极氧化膜的中介层(100)可提高半导体芯片的集成度，并且可通过最小化周边热量的传递来提高半导体芯片(10)的电特性及可靠性。

第四，与基于硅的中介层或基于玻璃的中介层不同，通过垂直导电部(130)之间的许多气孔(121)的构成，降低由在垂直导电部(130)间产生的寄生电容器引起的电容耦合(capacitive coupling)成分，从而可实现垂直导电部(130)稳定地传递信号。

如上所述，根据本发明优选实施例的基于阳极氧化膜的中介层(100)可解决现有基于硅的中介层或基于玻璃的中介层的问题，且可显著降低制造费用，并且发挥出可实现在现有的硅或玻璃材质实现时具有限制的稳定的信号传递及半导体芯片的微细化的效果。

图13至图25是依序表示形成根据本发明一实施例的半导体封装的方法的工艺剖面图。以下参照图13至图25，对根据本发明优选实施例的半导体封装(1)的制造过程进行阐述。

阳极氧化膜基板基底(120)具有铝或铝合金的母材金属，并通过阳极氧化的过程来制作。多孔层(128)所包含的气孔(121)的直径形成在数纳米以上至数百纳米以下。如参照图10a及图10b所述，通过阳极氧化工艺制作的阳极氧化膜基板基底(120)可形成为如下结构：在至少一个表面侧配置有在阳极氧化时形成并将气孔(121)的一端部封闭的阻挡层(129)，或在至少一个表面侧去除在阳极氧化时形成的阻挡层(129)以将气孔(121)的两端部暴露出。

参照图14，在阳极氧化膜基板基底(120)独立于气孔(121)形成具有比气孔(121)的宽度更大的宽度的贯通孔(125)。

贯通孔(125)可形成数微米以上至数十微米以下的宽度。由于贯通孔(125)通过一次刻蚀工艺可一次性形成多个(例如，数万乃至数百万个)贯通孔(125)，因此与一次形成一个通孔孔的以往技术相比在生产速度及制造成本方面有利。另外，由于利用刻蚀工艺形成贯通孔(125)，因此对贯通孔(125)的形状没有限制，阳极氧化膜与刻蚀溶液反应而形成的贯通孔(125)的内侧壁形成垂直的内壁。由于对具有垂直的内侧壁的贯通孔(125)的内部填充导电材料以形成垂直导电部(130)，因此与不能形成垂直形状的通孔导体相比，在电流流动通畅的方面有利。贯通孔(125)可通过在阳极氧化膜基板基底(120)上表面形成光刻胶并对其进行图案化以形成开口区域，然后通过开口区域流入刻蚀溶液来形成。因此，以与经图案化的开口区域的形状对应的形状制作贯通孔(125)的剖面形状。如图3a及图3b所示，贯通孔(125)的剖面形状不仅可制作成圆形形状，还可制作成多边形形状。

另外，可在阳极氧化膜基板基底(120)形成凹入空间部(123)。可沿着后续工艺的预定切割线(DL)形成凹入空间部(123)。如参照图12所述，凹入空间部(123)可通过挖出阳极氧化膜基板基底(120)的至少一部分而形成，当凹入的部分处于阳极氧化膜基板基底(120)的上、下垂直方向时，形成为孔或槽的形态，且当凹入的部分在气孔(121)内处于水平方向时，形成为扩孔的形态。

当原板的阳极氧化膜基板基底(120)被切割成更小的大小的单位阳极氧化膜基板基底(120)时，凹入空间部(123)可配置在沿着预定切割线(DL)的位置。在沿着预定切割线(DL)在阳极氧化膜基板基底(120)上形成凹入空间部(123)的情况下，当沿着预定切割线(DL)对阳极氧化膜基板基底(120)进行切割时，可更容易地进行切割。由此，当将原板的阳极氧化膜基板基底(120)单体化为单位阳极氧化膜基板基底(120)时，可防止阳极氧化膜基板基底(120)的破损。

参照图15及图16，通过对阳极氧化膜基板基底(120)的贯通孔(125)填充导电材料来形成垂直导电部(130)。

在此，导电材料包括铜、钨、铝、金、银、钼、钽、焊料、铟或其等的合金，优选为导电性优异的铜或铜合金。作为将导电材料填充到贯通孔(125)的方法有电镀法、无电镀覆法或选择性沉积法。优选为可通过电镀法将导电材料填充到贯通孔(125)内部。在阳极氧化膜基板基底(120)的下部布置金属晶种基板后，利用所述金属晶种基板实施电镀，由于垂直导电部(130)在下部晶种基板上向上部方向单向生长，因此可以在垂直导电部(130)的内部没有空隙的状态形成垂直导电部(130)。

垂直导电部(130)的剖面形状，如参照图3a及图3b所述，不仅可制作成圆形形状，还可制作成多边形形状。另外，如参照图4a及图4b所述，垂直导电部(130)可形成为多个垂直导电部(130)同时连接到一个通孔连接焊盘(181)。另外，在形成垂直导电部(130)之后，如参照图5a及图5b所述，可执行额外的刻蚀工艺，以在垂直导电部(130)的周边形成余裕空间部(127)。另一方面，如参照图7至图9所述，垂直导电部(130)可包括主导体部(131)及缓冲部(135)。

当将导电材料填充到贯通孔(125)时，也可对凹入空间部(123)填充与填充到贯通孔(125)中的导电材料相同的材料。或者可填充与填充到贯通孔(125)的材料不同的材料。与此不同，凹入空间部(123)可在内部不填充单独的材料。

参照图17，在阳极氧化膜基板基底(120)的下部配置支撑基板(140)，以形成阳极氧化膜基板部(110)。

支撑基板(140)可由硅、锗、硅-锗、镓-砷(GaAs)、玻璃、塑料、陶瓷基板等形成，在执行后续工艺期间，执行增强阳极氧化膜基板基底(120)刚性的功能，便于阳极氧化膜基板基底(120)的搬运和/或处理。支撑基板(140)可通过粘合层粘附到阳极氧化膜基板基底(120)。粘合层可由NCF、ACF、瞬时粘合剂、热固性粘合剂、激光固化型粘合剂、超声固化型粘合剂、NCP等形成。

另一方面，对在图17中所示的步骤中配置支撑基板(140)的情形进行说明，但可在之前的步骤中配置。参照图26，形成根据本发明一实施例的半导体封装的方法包括：准备母材金属(m)的步骤(图26(a))；对母材金属(m)进行阳极氧化，以在母材金属(m)上形成阳极氧化膜基板基底(120)的步骤(图26(b))；在阳极氧化膜基板基底(120)的上表面配置支撑基板(140)，并在支撑基板(140)与母材金属(m)之间定位阳极氧化膜基板基底(120)的步骤(图26(c))；选择性地仅去除母材金属(m)的步骤(图26(d))；在阳极氧化膜基板基底(120)形成贯通孔(125)的步骤(图26(e))；对阳极氧化膜基板基底(120)的贯通孔(125)填充导电材料以形成垂直导电部(130)的步骤(图26(f))。阳极氧化膜基板基底(120)形成数十微米至数百微米的厚度，因此，在仅单独摘除阳极氧化膜基板基底(120)进行处理的情况下，可能容易发生脆性破坏。因此，有必要从在阳极氧化膜基板基底(120)形成贯通孔(125)之前的工艺开始，在阳极氧化膜基板基底(120)的一面配置支撑基板(140)，从而提高阳极氧化膜基板基底(120)的可处理性。根据本发明优选一实施例，如图26所示，在去除阳极氧化时使用的金属母材(m)的步骤之前，可在阳极氧化膜基板基底(120)配置支撑基板(140)。另外，可在图13至图15中示出的阳极氧化膜基板基底(120)配置支撑基板(140)。

参照图18至图25说明的之后的制作步骤，可以图26(f)为基准进行后续工艺，也可以图17为基准进行后续工艺。

参照图18，在阳极氧化膜基板基底(120)的一面形成重布线部(150)。但是，与图18所示的情况不同，重布线部(150)也可配置在阳极氧化膜基板基底(120)的两面。

重布线部(150)包括绝缘层(160)及布线图案(170)。绝缘层(160)还可包含如氧化硅、氮化硅、碳化硅、氮氧化硅以及PSG、BPSG、FSG、SiO

参照图19，将半导体芯片(10)安装在基于阳极氧化膜的中介层(100)上。

半导体芯片(10)可安装有多个，第一半导体芯片(10(a))可为微处理器(如CPU及GPU等)，且第二半导体芯片(10(b))可为通过多步骤层叠存储器(DRAM、混合存储器立方体(Hybrid Memory Cube)、磁性RAM(Magnetic RAM)、相变存储器(Phase-Change Memory)、电阻RAM(Resistive RAM)、铁电RAM(FeRAM)及闪存(NAND flash))并通过TSV彼此连结的堆叠芯片。另外，第三半导体芯片(10(c))可为逻辑LSI(如ASIC、FPGA及ASSP等)。为了将半导体芯片(10)粘附到基于阳极氧化膜的中介层(100)的重布线部(150)，可能需要高温工艺。在高温工艺过程中，垂直导电部(130)也会经过温度变化，许多气孔(121)会阻断垂直导电部(130)之间的热传递，从而可将由垂直导电部(130)的热膨胀引起的重布线部(150)的剥离现象最小化。

参照图20，形成对半导体芯片(10)进行密封的第一模制材料(31)。

第一模制材料(31)可包括聚合物材料。在一些实施例中，第一模制材料(31)可为模制复合层。模制复合层可包括其中分散有填料的环氧系树脂。填料可包括绝缘纤维、绝缘粒子、其他合适要素或其等的组合。之后，可通过化学机械抛光(CMP)去除第一模制材料(31)的一部分，从而暴露出半导体芯片(10)的上表面。

在将阳极氧化膜基板基底(120)制作成与晶片大小及形状相同的大小及形状时，可进行晶片级封装(wafer level packaging)。

参照图21，在完成参照图20说明的工艺后，可将其翻转以用于后续工艺。在这种情况下，半导体芯片(10)被第一模制材料(31)保护，同时第一模制材料(31)执行支撑基于阳极氧化膜的中介层(100)的功能。

参照图22，去除支撑基板(140)，并在支撑基板(140)被去除的位置形成外部连接端子(190)。

去除支撑基板(140)后，暴露出阳极氧化膜基板部(110)的垂直导电部(130)，暴露出的垂直导电部(130)可在形成外部连接端子(190)时用于对准。阳极氧化膜基板部(110)的垂直导电部(130)作为用于在一面形成的重布线部(150)的对准标记发挥作用，同时作为用于在另一面形成的外部连接端子(190)的对准标记发挥作用，从而不需要用于形成对准标记的单独工艺，而且以垂直导电部(130)为基准进行一面及另一面的对准，因此可将对准误差最小化。在此，垂直导电部(130)可包括供重布线部(150)的布线图案(170)电连接的功能性垂直导电部(130)以及不与重布线部(150)的布线图案(170)电连接的虚设垂直导电部(130)来构成。虚设垂直导电部(130)作为对准标记发挥作用，且可配置成多个易于被视觉照相机识别的排列。另外，由于虚设垂直导电部(130)不与布线图案(170)电连接，因此可用于半导体芯片(10)的热释放目的。虚设垂直导电部(130)可制作成与前文说明的垂直导电部(130)的构成相同的构成。

另一方面，外部连接端子(190)如参照图11所述，可包括与垂直导电部(130)连接的下部通孔连接焊盘(183)、形成在下部通孔连接焊盘(183)的下表面的UBM(191)以及形成在UBM的下表面的焊料凸块(193)。

参照图23，沿着预定切割线(DL)切割来制作单体化的半导体封装(1)。虽然在图23中未示出，但在阳极氧化膜基板基底(120)的至少一面可预先形成凹入空间部(123)，由此可更容易且完美地对阳极氧化膜材质的阳极氧化膜基板基底(120)进行单体化。

参照图24，将半导体芯片(10)安装在基于阳极氧化膜的中介层(100)上并进行模制的构件安装到封装基板(20)。之后参照图25，通过利用第二模制材料(33)进行模制从而完成半导体封装(1)。

如上所述，虽然参照本发明的优选实施例进行了说明，但是相应技术领域的通常技术人员可在不脱离上述权力要求中记载的本发明的思想及领域的范围内对本发明实施各种修改或变形。

[符号的说明]

10：半导体芯片

20：封装基板

100：基于阳极氧化膜的中介层

110：阳极氧化膜基板部

120：阳极氧化膜基板基底

130：垂直导电部

140：支撑基板

150：重布线部

160：绝缘层

170：布线图案

190：外部连接端子