多位宽计数器信号跨时钟同步电路及方法

摘要

本发明公开了一种多位宽计数器信号跨时钟同步电路及方法，包括以下步骤：（1）在慢时钟域CLK1通过移位寄存器的方式产生四个有时间差的四分频时钟信号；（2）将四个四分频时钟信号和计数使能信号都打3拍流水，得到同步后的分频时钟信号以及打拍后的使能信号；（3）将两个同步后的分频时钟信号中每一位对应，分别进行逻辑处理，产生四个计数使能信号；（4）当打拍后的使能信号为高且计数使能信号任意一位为高时，使快时钟域的计数器+1，即可得到同步后的计数器信号。本发明适用范围在于从任意慢时钟域到快时钟域、任意相位关系，避免亚稳态现象产生，保证了数据同步的正确性，提高了系统运行的稳定性。