振荡周期匹配装置、方法、存储器及计算机可读取介质

摘要

本发明提供能以简单的结构高精度地完成振荡单元的振荡周期与匹配对象的输出信号延迟量的匹配、且无需额外的校准命令的振荡周期匹配装置、方法、存储器及计算机可读取介质。振荡周期匹配装置包括：输出信号相对于输入信号以一定的延迟量进行延迟的匹配对象单元；生成以振荡周期进行振荡的脉冲信号、将所述脉冲信号作为所述输入信号输入至所述匹配对象单元的振荡单元；以及从所述匹配对象单元获取所述输出信号、从所述振荡单元获取所述脉冲信号、对所述输出信号与所述脉冲信号进行比较、基于比较结果向所述振荡单元输出校准信号来对所述振荡周期进行校准、使得所述振荡周期与所述延迟量相匹配的校准单元。

说明书

技术领域

本发明涉及振荡周期匹配装置，特别涉及对DDR5/LPDDR4等存储器技术领域所使用的DQS间歇振荡器的振动周期进行匹配的振荡周期匹配装置、振荡周期匹配方法、存储有结果为执行该振荡周期匹配方法的程序的计算机可读取介质、以及具备该振荡周期匹配装置的存储器。

背景技术

在DDR5、LPDDR4等存储器领域中，多采用DQS信号作为数据选通信号来对数据信号DQ的读写时序进行控制。图12是表示现有技术中的数据选通信号处理电路(以下也称为“DQS2DQ电路”)的结构的一个示例的电路图。在将数据选通信号的差分信号DQS_T、DQS_C转换为对数据信号DQ进行读写的时序基准的读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db的过程中，采用了DQS2DQ电路来进行上述转换。

如图12所示，该DQS2DQ电路包括DQS信号接收器(例如包括用于将差分信号DQS_T、DQS_C转换为DQS_OUTd、DQS_OUTb信号的比较器)、以及一系列用于改变DQS信号频率从而获得读写时序信号DQS_Ab、DQS_Bb、 DQS_Cb、DQS_Db的电路(包括两个D锁存器以及多个反相器)。最后将转换后的读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db与数据信号DQ 一起输入至缓冲器D_DATA_INPUT_BUFFER，由后级的未图示的电路从缓冲器中读取这些信号，并利用读写时序信号作为读写数据的时序基准，来进行数据读写操作。

如上所述，经过该DQS2DQ电路转换后的读写时序信号DQS_Ab、 DQS_Bb、DQS_Cb、DQS_Db相对于DQS信号会发生一定的延迟。而为了使延迟后的读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db与DQ信号的时序对齐，需要知道DQS信号与DQ信号之间的时序偏差、即由该DQS2DQ电路所引起的时间延迟量(以下也称为“tDQS2DQ”)，从而判断出相比于DQ信号需要提前多久发送DQS信号，以对输入DQ信号的最佳设置/ 保持时间进行补偿。

然而，由于构成该DQS2DQ电路的元器件的参数会随着生产批次的不同而不同，因此，会导致上述tDQS2DQ因电路元器件生产批次的不同而产生偏差。此外，上述tDQS2DQ还会随着温度、电压的不同而产生偏差。换言之，该DQS2DQ电路的时间延迟量tDQS2DQ会受到PVT(Process、Voltage、 Temperature：工艺、电压、温度)的影响。

在现有技术中，通常使用一个振荡器(以下有时简称为“OSC”)、例如 DQS间歇振荡器(DQS interval oscillator)，将该DQS间歇振荡器置于与 DQS2DQ电路相同的温度和电路环境中来等效该DQS2DQ电路的延迟，从而通过测量该DQS间歇振荡器所产生的振荡脉冲信号的振荡周期，来获知上述tDQS2DQ。由此，能够消除PVT对tDQS2DQ的测量结果的影响。

发明内容

本发明所要解决的技术问题

在现有技术中，为了提高获取tDQS2DQ的精度，通过多次测量DQS间歇振荡器的振荡周期并求出平均值，来计算上述tDQS2DQ。对于不同PVT 下所获取的DQS间歇振荡器的振荡周期tDQS

然而，由于构成DQS间歇振荡器的各元器件的参数本身存在各种误差，因此，存在难以满足上述偏差平均值OSC

另外，虽然也可以通过设置额外的校准命令来对OSC的振荡周期进行校准，但会因此增加存储控制器的工作负荷，降低存储器的读写速度。

本发明是为了解决上述问题而完成的，其目的在于，提供一种能以简单的结构高精度地完成振荡单元的振荡周期与匹配对象的输出信号延迟量的匹配、且无需额外的校准命令的振荡周期匹配装置、振荡周期匹配方法、存储有结果为执行该振荡周期匹配方法的程序的计算机可读取介质、以及具备该振荡周期匹配装置的存储器。

解决技术问题的技术方案

为了解决上述技术问题，本发明的第一方面所涉及的振荡周期匹配装置包括：匹配对象单元，该匹配对象单元的输出信号相对于输入信号以一定的延迟量进行延迟；振荡单元，该振荡单元生成以振荡周期进行振荡的脉冲信号，将所述脉冲信号作为所述输入信号输入至所述匹配对象单元；以及校准单元，该校准单元从所述匹配对象单元获取所述输出信号，从所述振荡单元获取所述脉冲信号，对所述输出信号与所述脉冲信号进行比较，基于比较结果向所述振荡单元输出校准信号来对所述振荡周期进行校准，使得所述振荡周期与所述延迟量相匹配。

另外，本发明的第二方面所涉及的存储器包括：如本发明的第一方面所述的振荡周期匹配装置，在该振荡周期匹配装置中，所述匹配对象单元与数据选通信号处理电路相对应，该数据选通信号处理电路将所输入的数据选通信号转换为作为所述存储器读写数据的时序基准的读写时序信号；以及控制模块，该控制模块从所述振荡单元获取所述脉冲信号，通过对所述脉冲信号进行记数，来计算所述振荡周期，并基于所述振荡周期来对所述数据选通信号与所述读写时序信号之间的时间延迟进行补偿，所述校准单元在所述控制模块对所述脉冲信号进行记数的过程中，完成所述振荡周期与所述延迟量的匹配。

另外，本发明的第三方面所涉及的振荡周期匹配方法用于振荡周期匹配装置，所述振荡周期匹配装置包括：匹配对象单元，该匹配对象单元的输出信号相对于输入信号以一定的延迟量进行延迟；以及振荡单元，该振荡单元生成以振荡周期进行振荡的脉冲信号，所述振荡周期匹配方法的特征在于，包括：脉冲信号输入步骤，在该脉冲信号输入步骤中，将所述脉冲信号作为所述输入信号输入至所述匹配对象单元；以及校准步骤，在该校准步骤中，从所述匹配对象单元获取所述输出信号，从所述振荡单元获取所述脉冲信号，对所述输出信号与所述脉冲信号进行比较，基于比较结果向所述振荡单元输出校准信号来对所述振荡周期进行校准，使得所述振荡周期与所述延迟量相匹配。

另外，本发明的第四方面所涉及的计算机可读取介质存储有如下程序，该程序用于执行如本发明的第三方面所述的振荡周期匹配方法。

发明效果

根据本发明所涉及的振荡周期匹配装置、振荡周期匹配方法、存储有结果为执行该振荡周期匹配方法的程序的计算机可读取介质、以及具备该振荡周期匹配装置的存储器，能以简单的结构高精度地完成振荡单元的振荡周期与匹配对象的输出信号延迟量的匹配，且无需额外的校准命令。

附图说明

图1是表示具备振荡周期匹配装置的存储器的结构的框图。

图2是表示匹配对象单元的结构的一个示例的电路图。

图3是表示振荡单元的结构的一个示例的电路图。

图4是表示校准单元中用于生成校准方向信号和锁定信号的结构的一个示例的电路图。

图5是表示校准单元中用于生成校准信号的结构的一个示例的电路图。

图6是表示校准单元中用于生成复位信号的结构的一个示例的电路图。

图7是对振荡周期匹配装置的动作时序进行说明的时序图。

图8是对校准单元的校准动作的一个示例进行说明的时序图。

图9是对校准单元的校准动作的另一个示例进行说明的时序图。

图10是表示振荡周期匹配方法的流程图。

图11是对振荡周期匹配方法进行说明的时序图。

图12是表示现有技术中的数据选通信号处理电路的结构的一个示例的电路图。

具体实施方式

下面参照图1～图6，对本发明所涉及的振荡周期匹配装置及具备该振荡周期匹配装置的存储器的结构进行说明。

图1是表示具备振荡周期匹配装置的存储器的结构的框图。如图1所示，本实施方式所涉及的存储器包括存储模块100和控制模块200。

存储模块100例如是DDR5、LPDDR4、LPDDR5等DRAM存储模块。在该存储模块100中，具备DQ接收器20。虽未图示，DQ接收器20经由如图12 中那样的数据选通信号处理电路，从控制模块200获取数据选通信号DQS，并从控制模块200直接获取数据信号DQ。并且，如图1所示，DQ接收器20 从控制模块200接收后述的补偿用的tDQS2DQ信号，并利用该tDQS2DQ信号，对DQ信号相对于DQS信号的延迟量进行补偿，使得如图12所示那样的延迟后的读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db的时序与 DQ信号的时序对齐，从而能准确地利用补偿后的读写时序信号DQS_Ab、 DQS_Bb、DQS_Cb、DQS_Db来抓取数据信号DQ。

另外，虽未图示，也可以在DQ接收器20接收DQ信号和延迟后的DQS 信号后，在后级的处理电路中利用tDQS2DQ信号来对DQS信号的延迟量进行补偿后，再利用补偿后的DQS信号来抓取DQ信号。但是，无论哪种情况，存储模块100均需要利用tDQS2DQ来对DQS信号的延迟量进行补偿。

在存储模块100中，还具备振荡周期匹配装置10。如图1所示，该振荡周期匹配装置10包括匹配对象单元1、振荡单元2以及校准单元3。

在本实施方式中，匹配对象单元1与上述数据选通信号处理电路相对应，是对数据选通信号处理电路进行模拟的模拟电路。但是，本发明的匹配对象单元并不局限于此，例如，也可以直接将上述数据选通信号处理电路作为匹配对象单元。然而，由于本实施方式是利用模拟电路作为匹配对象单元1来对数据选通信号处理电路进行模拟，因此，能进一步减小周期匹配过程中的电路负荷，降低周期匹配的功耗。

另外，如上所述，数据选通信号处理电路将所输入的数据选通信号DQS 转换为作为存储器读写数据信号DQ的时序基准的读写时序信号DQS_Ab、 DQS_Bb、DQS_Cb、DQS_Db，从而存储模块100能利用该读写时序信号来完成数据读写。

由于用匹配对象单元1对数据选通信号处理电路进行模拟，因此，匹配对象单元1的输出信号相对于输入信号以一定的延迟量(本实施方式中，为数据选通信号DQS与读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db 即数据信号DQ的之间的时序时间延迟tDQS2DQ)进行延迟。另外，虽然作为数据选通信号处理电路的输出信号的读写时序信号有DQS_Ab、DQS_Bb、DQS_Cb、DQS_Db这四个信号，但由于DQS_Ab与DQS_Bb之间时序偏差是已知的，且已知DQS_Ab与DQS_Cb之间以及DQS_Bb与DQS_Db 之间均是相位相反的关系，因此，在本实施方式中，以DQS_Cb为代表，来作为匹配对象单元1的输出信号。

在本实施方式中，振荡单元2是生成以振荡周期tOSC进行振荡的脉冲信号OSC_O的DQS间歇振荡器。然而，本发明的振荡单元2并不局限于此，只要是能够产生一定振荡周期的振荡脉冲的振荡器，均可适用于本发明。如图1所示，振荡单元2将所产生的脉冲信号OSC_O作为输入信号输入至匹配对象单元1，以在匹配对象单元1与振荡单元2之间实现tOSC与tDQS2DQ的匹配。

校准单元3从匹配对象单元1获取其输出信号DQS_Cb，从振荡单元2获取脉冲信号OSC_O，对输出信号DQS_Cb与脉冲信号OSC_O进行比较，基于比较结果来生成校准信号CNT_U<1∶0>/CNT_D<1∶0>，来对振荡周期tOSC进行校准，使得振荡周期tOSC与延迟量tDQS2DQ相匹配。关于校准单元3对振荡周期tOSC进行校准的具体方法，将在后文中进行详细说明。

另外，校准单元3包括后述的校准信号生成部、信号锁定部以及复位部。关于匹配对象单元1、振荡单元2以及校准单元3的具体结构和动作，将在后文中进行详细说明。

控制模块200从振荡单元2获取振荡脉冲信号OSC_O，并利用其内部的未图示的计数器，来对该脉冲信号OSC_O进行记数，从而对该脉冲信号 OSC_O的振荡周期tOSC进行计算。

具体而言，可以有两种方式来计算该振荡周期。一种方式是通过 MPC(MultiplePurpose Command：多用途命令)来设置振荡单元2的振荡开始时间和振荡停止时间，然后由控制模块200根据振荡单元2的振荡开始时间与振荡停止时间之间的时间间隔、以及计数器所获得的OSC_O信号的振荡周期计数值，来计算振荡周期tOSC。另一种方式是通过MPC来设置一个定时器，在定时器开始与停止之间的定时时间内，利用计数器来对脉冲信号 OSC_O进行记数，然后由控制模块200根据定时器的定时时间与计数器的计数值，来计算振荡周期tOSC。通常，所述定时器可以设置8192个循环，通过求出循环周期的时序的平均值，来求出振荡周期tOSC。换言之，振荡周期tOSC的求取可在从振荡单元2启动起的8192个循环内完成。

在计算出振荡单元2的振荡周期tOSC后，控制模块200基于该振荡周期 tOSC，来对数据选通信号DQS与读写时序信号DQS_Ab、DQS_Bb、DQS_Cb、 DQS_Db即数据信号DQ的之间的时序时间延迟tDQS2DQ进行补偿。换言之，控制模块200将振荡单元2的振荡周期tOSC用作为时间延迟tDQS2DQ，来完成DQS信号与DQ信号之间的时序补偿。

在本实施方式中，由于校准单元3对振荡单元2的振荡周期tOSC的校准并不会影响到控制模块200对脉冲信号OSC_O的记数，并且，如后所述，在 DQS间歇振荡器启动后，校准单元3能在约6个循环周期内自动完成对振荡周期的校准，因此，可以在控制模块200对脉冲信号OSC_O进行记数的过程中、即从“启动DQS间歇振荡器”与“停止DQS间歇振荡器”之间的期间内完成振荡周期tOSC与延迟量tDQS2DQ的匹配。换言之，振荡周期的校准与正在进行的对DQS间歇振荡器的振荡周期的记数可以是同时进行的，因此，无需额外的校准命令和时序，能提高存储器的工作效率，节约数据资源。

下面对匹配对象单元、振荡单元以及校准单元的结构例进行说明。

图2是表示匹配对象单元的结构的一个示例的电路图。如图2所示，本实施方式所涉及的匹配对象单元是对数据选通信号处理电路进行模拟的模拟电路(以下也称为“DQS2DQ MIMIC”，或简称为“MIMIC”)，该模拟电路由比较器、D锁存器以及多个反相器构成。将模拟数据选通信号的差分信号DQS_T、DQS_C作为输入信号，输入至DQS2DQ MIMIC中的比较器，利用该比较器将差分信号转换为矩形波信号DQS_OUTd，并输出至D锁存器的时钟信号端CK。D锁存器的正向输入端D始终保持高电平“H”，反向输入端Db始终保持低电平“L”，并且，其复位端RST输入有复位信号RST。由此，D锁存器的反向输出端Qb的输出信号q0b的下降沿跟随DQS_OUTd信号、即DQS_T信号的上升沿而进行跳变，且q0b信号的上升沿跟随RST信号的上升沿而进行跳变。在经过两个反相器的延迟后，q0b信号被转换为频率较低的DQS_R2信号，并在再次经过一个反相器后，被转换为对读写时序信号DQS_Cb进行模拟的输出信号而被输出。利用上述DQS2DQ MIMIC，能准确地对数据选通信号处理电路的时间延迟量进行模拟。

此处，关于RST信号的来源，既可以是由追加至存储器电路中的其他的信号生成电路来生成，也可以利用校准单元中的复位部来生成。关于这点，将在后文中详细进行说明。

以上对DQS_Cb信号的生成进行了说明，由于DQS_Ab信号与该 DQS_Cb信号仅仅是相位相反，其生成方式与DQS_Cb信号相似，因此，此处省略说明。

另外，通过对图2中的模拟电路与图12中的数据选通信号处理电路进行比较可知，该模拟电路仅包含了一个D锁存器以及用于生成两个读写时序信号DQS_Ab、DQS_Cb的反相器串联电路，而并未包含另一个D锁存器以及用于生成另两个读写时序信号DQS_Bb、DQS_Db的反相器串联电路。其原因在于，读写时序信号DQS_Bb、DQS_Db与读写时序信号DQS_Ab、DQS_Cb 仅仅是相位相反，只要获知了输入信号DQS_T与输出信号DQS_Cb之间的时间延迟量，即可求出所模拟的数据选通信号处理电路的延迟量tDQS2DQ，因此，无需再对用于生成读写时序信号DQS_Bb、DQS_Db的电路进行模拟，能进一步简化电路结构，减小周期匹配过程中的电路负荷，降低存储器的生产成本。

图3是表示振荡单元的结构的一个示例的电路图。如图3所示，振荡单元包括一个与非门、以及与该与非门串联连接的多个串联的反相器，将振荡起始信号OSC_EN输入至该与非门，并将经各反相器延迟后的振荡器输出信号OSC_O反馈至该与非门，由此，产生以振荡周期tOSC进行振荡的脉冲信号OSC_O。

另外，如图3所示，该振荡单元包括两组延迟时间调整部，这两组延迟时间调整部串接于多个反相器之间，分别由并联连接的电容器C

如图3所示，作为实现校准信号调整的一个方式，例如可以设置两位二进制数来对与三个电容器C

与之相反，可以设置两位二进制数来对与三个电容器C

通过上述“无效延迟单元”和“有效延迟单元”，能逐级调整振荡单元中信号的延迟时间td，从而能逐级变更脉冲信号OSC_O的振荡周期tOSC。

图4是表示校准单元中用于生成校准方向信号和锁定信号的结构的一个示例的电路图。校准方向信号及锁定信号生成电路由触发器31～33、异或门、与非门、以及反相器构成。

如图4所示，将来自振荡单元的脉冲信号OSC_O输入至触发器31的输入端D，将来自匹配对象单元的输出信号DQS_Cb输入至触发器31的时钟脉冲端，从而利用输出信号DQS_Cb的上升沿对脉冲信号OSC_O进行采样，将采样到的脉冲信号OSC_O的值作为校准方向信号SIDE从触发器31的输出端Q 输出。

另外，如图4所示，触发器32与与非门一起组成了一个延迟电路，其作用是将与DQS_Ab反相的DQS_Cb信号进行一个短时间的延迟后，输入至触发器33的时钟脉冲端。并且，将校准方向信号SIDE输入至触发器33的输入端D，由此，能利用短时间延迟后的输出信号DQS_Cb的上升沿对校准方向信号SIDE进行采样，获取经过极短时间后的SIDE信号并从触发器33的输出端Q输出。将经过极短时间后的SIDE信号与前一时刻的SIDE信号同时输入至异或门，在两者产生差异的瞬间从异或门输出一个脉冲信号，将该脉冲信号作为锁定信号LOCK而从异或门输出。由此，能通过该锁定信号LOCK 来获知校准方向发生改变的瞬间定时，能在该瞬间利用锁定信号LOCK来对校准信号进行锁定，从而能精准地实现tOSC与tDQS2DQ的完全匹配。此外，为了便于后述的锁定部的处理，可将锁定信号LOCK经由反相器，转换为反相锁定信号LOCKb。

图5是表示校准单元中用于生成校准信号的结构的一个示例的电路图。如图5所示，校准信号生成电路由与非门、或非门、计数器41、计数器42、反相器、锁定电路43、以及锁定电路44构成。

将延迟后的输出信号DQS_Ab即DQS_Cb信号的反相信号、以及图4中所生成的校准方向信号SIDE输入至与非门，由此，当校准方向信号SIDE为高电平时，能将输出信号DQS_Ab(DQS_Cb)的时序传输至计数器41的时钟脉冲端，从而对输出信号DQS_Ab(DQS_Cb)的周期进行记数。计数器41将记数结果从CNT端输出至锁定电路43，进而生成校准信号CNT_U<1∶0>。另外，将图4中生成的锁定信号LOCK和反相锁定信号LOCKb输入至锁定电路43，从而能在tOSC与tDQS2DQ完全匹配的瞬间对校准信号CNT_U <1∶0>进行锁定。

另一方面，将延迟后的输出信号DQS_Ab即DQS_Cb信号的反相信号、以及图4中所生成的校准方向信号SIDE输入至或非门，由此，当校准方向信号SIDE为低电平时，能将输出信号DQS_Ab(DQS_Cb)的时序传输至计数器 42的时钟脉冲端，从而对输出信号DQS_Ab(DQS_Cb)的周期进行记数。计数器42将记数结果从CNT端经由反相器而输出至锁定电路44，进而生成校准信号CNT_D<1∶0>。另外，将图4中生成的锁定信号LOCK和反相锁定信号LOCKb输入至锁定电路44，从而能在tOSC与tDQS2DQ完全匹配的瞬间对校准信号CNT_D<1∶0>进行锁定。

在上述图4和图5的电路中，用于生成校准方向信号SIDE并基于该SIDE 信号来生成校准信号CNT_U<1∶0>、CNT_D<1∶0>的部分组成了本发明的校准信号生成部，用于生成锁定信号LOCK和反相锁定信号LOCKb的部分以及锁定电路43、44组成了本发明的信号锁定部。

图6是表示校准单元中用于生成复位信号的结构的一个示例的电路图。图6的电路相当于本发明的复位部。如图6所示，复位部由反相器、与非门和或非门构成。将经反相器反相后的脉冲信号OSC_O、以及振荡单元的输出信号DQS_Cb输入至与非门，将与非门的输出信号输入至或非门的一个输入端，并将与非门的输出信号经数个反相器进行延迟后，输入至或非门的另一个输入端。由此，能在输出信号DQS_Cb为高电平的情况下，在脉冲信号OSC_O下降沿产生一个脉冲信号，将该脉冲信号作为复位信号RST输出至图2的MIMIC中的比较器和D锁存器的复位端，来对MIMIC电路进行复位。

根据上述复位部，能以简单的结构来实现MIMIC电路的复位，而无需在存储器中额外设置复位电路，因此，能简化存储器整体的电路结构。

下面参照图7～图9，并结合图2～图6，对本发明所涉及的振荡周期匹配装置的动作进行说明。

图7是对振荡周期匹配装置的动作时序进行说明的时序图。如图3所示，在将振荡启示信号OSC_EN的上升沿输入至振荡单元的与非门后，振荡单元开始振荡，产生并输出呈矩形波的脉冲信号OSC_O。如图7所示，振荡单元将该脉冲信号OSC_O的上升沿(此处设为“第一跳变沿”)作为匹配对象单元的输入信号DQS_T而输入至匹配对象单元。接着，校准单元利用约一个振荡周期的时间，通过图8或图9的动作来对振荡周期进行第1次校准，并且在其后可根据校准结果来继续进行第2次校准、第3次校准、第4次校准等，这些校准所耗费的时间基板均为一个振荡周期左右。

图8是对校准单元的校准动作的一个示例进行说明的时序图，图中的上半部与图3相同，为振荡单元的电路图，下半部分为各信号的时序图。如图8、图2所示，在经过匹配对象单元的延迟后，脉冲信号OSC_O的上升沿(即“第一跳变沿”，图8中以虚线来表示)即输入信号DQS_T的上升沿以模拟的数据选通信号处理电路的延迟量tDQS2DQ进行了延迟后，使得匹配对象单元的输出信号DQS_Cb产生一个上升沿(此处设为“第二跳变沿”，图8中以双点划线来表示)。校准单元从该输出信号DQS_Cb中获取“第二跳变沿”，从脉冲信号OSC_O中获取“第一跳变沿”的一个振荡周期tOSC后的上升沿 (此处设为“第三跳变沿”，图8中以单点划线来表示)，对上述“第二跳变沿”与上述“第三跳变沿”进行比较，基于比较结果向振荡单元输出校准信号，使得“第二跳变沿”与“第三跳变沿”相重合，从而完成振荡周期tOSC 与延迟量tDQS2DQ的匹配。

具体而言，结合图4、图5和图8，当“第二跳变沿”比“第三跳变沿”滞后时，图4的触发器31输出端Q所输出的校准方向信号SIDE为高电平。如图5所示，校准信号CNT_D<1∶0>保持初始值“11”不变，计数器41开始对DQS_Ab信号的脉冲进行记数，通过锁定电路43输出校准信号CNT_U <1∶0>。如图8上部的电路图所示，CNT_U<1∶0>从初始值“00”起逐级递增，振荡单元中的延迟时间调整部C

另外，在双点划线处“第二跳变沿”与“第三跳变沿”从不重合变为重合，此时，如图4所示，锁定信号LOCK变为高电平，从而对校准信号 CNT_U<1∶0>进行锁定。由此，来获得匹配的tDQS2DQ周期。

图9是对校准单元的校准动作的另一个示例进行说明的时序图，图中的上半部与图3相同，为振荡单元的电路图，下半部分为各信号的时序图。如图9、图2所示，在经过匹配对象单元的延迟后，脉冲信号OSC_O的上升沿(即“第一跳变沿”，图9中以虚线来表示)即输入信号DQS_T的上升沿以模拟的数据选通信号处理电路的延迟量tDQS2DQ进行了延迟后，使得匹配对象单元的输出信号DQS_Cb产生一个上升沿(此处设为“第二跳变沿”，图9中以双点划线来表示)。校准单元从该输出信号DQS_Cb中获取“第二跳变沿”，从脉冲信号OSC_O中获取“第一跳变沿”的一个振荡周期tOSC后的上升沿 (此处设为“第三跳变沿”，图9中以单点划线来表示)，对上述“第二跳变沿”与上述“第三跳变沿”进行比较，基于比较结果向振荡单元输出校准信号，使得“第二跳变沿”与“第三跳变沿”相重合，从而完成振荡周期tOSC 与延迟量tDQS2DQ的匹配。

具体而言，结合图4、图5和图9，当“第二跳变沿”比“第三跳变沿”超前时，图4的触发器31输出端Q所输出的校准方向信号SIDE为低电平。如图5所示，校准信号CNT_U<1∶0>保持初始值“00”不变，计数器42开始对DQS_Ab信号的脉冲进行记数，通过锁定电路44输出校准信号CNT_D <1∶0>。如图9上部的电路图所示，CNT_D<1∶0>从初始值“11”起逐级递减，振荡单元中的延迟时间调整部C

另外，在双点划线处“第二跳变沿”与“第三跳变沿”从不重合变为重合，此时，如图4所示，锁定信号LOCK变为高电平，从而对校准信号 CNT_D<1∶0>进行锁定。由此，来获得匹配的tDQS2DQ周期。

回到图7，校准单元利用与第一跳变沿(图中的上升沿)跳变方向相反的下降沿(此处设为“第四跳变沿”)，来对匹配对象单元进行复位。关于复位信号的生成，将在下文中进行详细说明。

另外，关于校准的次数，图7中举出了进行4次校准的情况，但本发明并不局限于此，只要能使得tDQS2DQ与tOSC完全匹配即可，但如上所述，通常该校准会在6次以内完成。换言之，校准单元能在控制模块对脉冲信号 OSC_O进行记数的过程中，完成振荡周期tOSC与延迟量tDQS2DQ的匹配。

此外，参照图8、图9，其中的单点划线的一级的调整对应于一次校准。

如上所述，根据本实施方式所涉及的振荡周期匹配装置及具备该振荡周期匹配装置的存储器，能以简单的结构高精度地完成振荡单元的振荡周期与匹配对象的输出信号延迟量的匹配，从而能提高基于振荡单元的振荡周期来获得数据选通信号处理电路DQS2DQ的延迟量的准确性，进而使DQS信号与DQ信号的时序更加匹配，提高存储器的数据收发精度。

另外，由于能在对脉冲信号OSC_O进行记数来计算振荡周期tOSC的平均值的过程中，完成tOSC的校准，因此，无需额外的校准命令，能提高存储器工作效率，节约数据资源。

下面结合图10、图11，对本发明所涉及的振荡周期匹配方法进行说明。

图10是表示振荡周期匹配方法的流程图，图11是对振荡周期匹配方法进行说明的时序图。

如图10所示，在开始进行振荡周期匹配后，首先，作为DQS间歇振荡器的输入，振荡启示信号OSC_EN上升为高电平，来启动DQS间歇振荡器， DQS间歇振荡器开始振荡，产生脉冲信号OSC_O(步骤ST1)。如图11所示， OSC_EN信号成为高电平后，产生矩形波状的脉冲信号OSC_O。并且，如图11所示，可在OSC_EN信号的上升沿处，将后述校准信号CNT_U<1∶0>、CNT_D<1∶0>分别置位为初始值“00”和“11”。

接着，将脉冲信号OSC_O作为输入信号DQS_T输入至匹配对象单元 DQS2DQ MIMIC(步骤ST2)。具体而言，将脉冲信号OSC_O的第一跳变沿作为输入信号输入至匹配对象单元DQS2DQ MIMIC。如图11所示，OSC_O的波形与DQS_T的波形完全相同，将OSC_O信号的上升沿(“第一跳变沿”)、即图中最左侧的tDQS2DQ区间的左侧边界的DQS_T信号上升沿输入至匹配对象单元DQS2DQ MIMIC，从而在匹配对象单元DQS2DQ MIMIC的输出信号DQS_Cb中产生相对于第一跳变沿以延迟量进行了延迟后的上升沿(“第二跳变沿”，图中为DQS_Cb信号中的最左侧脉冲的上升沿)。

然后，对脉冲信号OSC_O的“第一跳变沿”的一个振荡周期tOSC后的上升沿(“第三跳变沿”)与匹配对象单元DQS2DQ MIMIC的输出信号 DQS_Cb的上升沿(“第二跳变沿”)进行比较(步骤ST3)。具体而言，如图11 所示，从输出信号DQS_Cb中获取“第二跳变沿”，从脉冲信号OSC_O中获取“第一跳变沿”的一个振荡周期tOSC后的“第三跳变沿”(图中为最左侧的tDQS2DQ区间中DQS_T信号的第二个上升沿)，对“第二跳变沿”与“第三跳变沿”进行比较。

当振荡单元的振荡周期tOSC_O≤匹配对象单元的延迟量tDQS2DQ时(步骤ST4为“否”)，例如如图11最左侧的tDQS2DQ区间所示，tOSC_O＜ tDQS2DQ，此时，“第二跳变沿”比“第三跳变沿”滞后。在这种情况下，将校准信号CNT_U<1∶0>向上计数(步骤ST10)，然后，前进至步骤ST11。如图11所示，从“00”变更为“01”，从而使得振荡单元中的延迟时间调整部的延迟时间增加，来增大振荡单元的振荡周期tOSC。

在步骤ST11中，在OSC_O的下降沿处将匹配对象单元DQS2DQ MIMIC 进行复位(步骤ST11)。具体而言，如图6、图11所示，从脉冲信号OSC_O中获取与“第一跳变沿”跳变方向相反的“第四跳变沿”(即，OSC_O信号下降沿)，对该“第四跳变沿”与上述“第二跳变沿”(即，DQS_Cb信号的上升沿)进行比较，在“第四跳变沿”从比“第二跳变沿”超前变为变为比“第二跳变沿”滞后的定时，从图6中的或非门向匹配对象单元DQS2DQ MIMIC 输出复位信号RST脉冲，即图11中的RST信号的最左侧的一个脉冲。如图2 所示，利用该RST脉冲，对匹配对象单元DQS2DQ MIMI进行复位，从而如图11所示，在经过一段较短的时间后，将DQS_Cb信号复位为低电平。

之后，再次对OSC_O信号的上升沿与DQS_Cb信号的上升沿进行比较 (步骤ST12)，具体而言，如图11所示，对图中中间的tDQS2DQ区间中DQS_T 信号的第二个上升沿与DQS_Cb信号中的中间的脉冲的上升沿进行比较，并再次判断tOSC＞tDQS2DQ是否成立(步骤ST13)。当步骤ST13为“否”时，返回步骤ST10，再次将CNT_U<1∶0>向上计数(变为“10”)，然后重复步骤ST11～步骤ST13，直至tOSC＝tDQS2DQ。

另一方面，当振荡单元的振荡周期tOSC_O＞匹配对象单元的延迟量 tDQS2DQ时(步骤ST4为“是”)，将校准信号CNT_D<1∶0>向下计数(步骤 ST5)，然后，前进至步骤ST6，在OSC_O的下降沿处将匹配对象单元DQS2DQ MIMIC进行复位(步骤ST6)。

之后，再次对OSC_O信号的上升沿与DQS_Cb信号的上升沿进行比较 (步骤ST7)，并再次判断tOSC＞tDQS2DQ是否成立(步骤ST8)。当步骤ST8 为“是”时，返回步骤ST5，再次将CNT_D<1∶0>向下计数，然后重复步骤ST6～步骤ST8，直至tOSC＝tDQS2DQ。

当在步骤ST8或步骤ST13中判定为tOSC＝tDQS2DQ时，前进至步骤ST9，对校准信号CNT_D<1∶0>、CNT_U<1∶0>进行锁定(步骤ST9)，然后结束处理。具体而言，如图4、图5、图11所示，对DQS_Cb信号的“第二跳变沿”与OSC_O信号的“第三跳变沿”进行比较，在“第二跳变沿”与“第三跳变沿”从不重合变为重合的定时，即图11中最右侧的tDQS2DQ区间中DQS_T信号的第二个上升沿与DQS_Cb信号中的最右侧的脉冲的上升沿重合的定时，从图4中的异或门输出高电平的LOCK信号，从图4中的反相器输出低电平的LOCKb信号，从而利用图5中的锁定电路43、44对校准信号 CNT_D<1∶0>、CNT_U<1∶0>进行锁定。

以上对通过硬件来实现振荡周期匹配方法的情况进行了说明，但本发明并不局限于通过硬件来实现，也可以通过软件来实现，或者通过软件与硬件的结合来实现。此外，也可以将用于执行本发明的振荡周期匹配方法的程序存储于各种计算机可读取介质，并在需要时将其加载至处理器等中来执行。作为计算机可读取介质并无特别限定，例如可使用HDD、CD-ROM、 CD-R、MO、MD、DVD等光盘、IC卡、软盘、以及掩模ROM、EPROM、 EEPROM、闪存ROM等半导体存储器等。

另外，本实施方式中对各信号的下降沿、上升沿的说明仅为一个示例，本发明的振荡周期匹配装置及振荡周期匹配方法并不局限于此。例如，也可以将各个信号经由反相器进行反相，从而使后续所生成的信号的相位全部反相。因此，以上说明中有时也用“跳变沿”来代替各“上升沿”和“下降沿”来对振荡周期匹配装置的动作加以限定。

此外，应当认为本次披露的实施方式的所有方面仅是举例表示，并非是限制性的。本发明的范围由权利要求书来表示，而并非由上述实施方式来表示，本发明的范围还包括与权利要求书等同的含义及范围内的所有的修正和变形。

工业上的实用性

如上所述，根据本发明的振荡周期匹配装置、振荡周期匹配方法、存储器及计算机可读取介质，在需要使振荡周期与匹配对象的延迟量高精度地完成匹配的运用场景中是有效的。特别是在DDR5、LPDDR4等存储器中的信号时序校准、以及LPDDR5中的各PVT条件下的信号匹配度的改进方面是有用的。

标号说明

1 匹配对象单元

2 振荡单元

3 校准单元

10 振荡周期匹配装置

20 DQ接收器

31、32、33 触发器

41、42 计数器

43、44 锁定电路

100 存储模块

200 控制模块。