组合逻辑单元的形式化识别方法及相关设备

摘要

本申请提供一种组合逻辑单元的形式化识别方法及相关设备。该方法，包括：接收输入数据；分析所述输入数据中的输出引脚数量；响应于确定所述输出引脚数量为1，分析所述输入数据中的输入引脚数量；响应于确定所述输入引脚数量不为1，基于输入引脚进行对称性聚类；以及根据对称性聚类结果，调用对应的识别算法，对所述输入数据进行组合逻辑单元的形式化识别以得到识别结果。