基于三值忆阻器的九选一数据选择器电路

摘要

本发明涉及一种基于三值忆阻器的九选一数据选择器电路。本发明包括两个输入忆阻器(Min1，Min2)，一个输出忆阻器(Mout)，存储9路已知的三值数据的九个忆阻器D0‑D8，两个电压源(V，Vcopy)以及十八个电压控制型开关(S1~S18)，形成了两个输入端和一个输出端的电路结构。本发明设计的三值数据选择器电路模结构清晰简单，易于实现。该电路模型可用于多值数字逻辑运算等诸多领域中的应用研究，具有重要意义。