一种基于数据并行的深度学习处理器架构及方法

摘要

本发明涉及一种基于数据并行的深度学习处理器架构及方法，包括输入缓存区(In_Buf)、PE阵列、若干个片上缓存区、输出缓存区(Out_Buf)，相邻的两个N*N的PE阵列之间设有一组片上缓存区；本发明通过配置N*N的PE阵列，可以实现数据的片上传输并最大程度地减小数据与片外的双向传输，减少了传统神经网络数据的片上与片外传输的能量消耗，为减少神经网络能耗问题提供了新的解决方案。