差分驱动器电路和用于控制差分驱动器电路的方法

摘要

本发明描述了差分驱动器电路和用于控制差分驱动器电路的方法的实施例。差分驱动器电路的实施例可包括：电流导引电路，所述电流导引电路被配置成确定通过所述差分驱动器电路的差分输出端的电流方向；两个电阻器，所述两个电阻器连接在所述差分驱动器电路的所述差分输出端之间；以及第一半导体电路和第二半导体电路，所述第一半导体电路和第二半导体电路连接到所述两个电阻器之间的点。所述第一半导体电路和第二半导体电路为不同类型。所述第一半导体电路和第二半导体电路的源极端连接到所述两个电阻器之间的所述点。

说明书

技术领域

本发明涉及一种驱动器电路。

背景技术

差分通信接口可以用于高速内置集成电路(IC)通信。然而，在高速差分通信中，保持信号完整性和实现低误码率可以是具有挑战性的。例如，由于阻抗失配引起的信号反射、共模噪声和串扰可引起符号间干扰的增大并因此引起误码率的增大。主要由串扰和由于阻抗失配引起的信号反射而引起的共模噪声可产生高电磁辐射，该高电磁辐射降低了系统性能。

发明内容

本发明描述了差分驱动器电路和用于控制差分驱动器电路的方法的实施例。差分驱动器电路的实施例可包括：电流导引电路，该电流导引电路被配置成确定通过差分驱动器电路的差分输出端的电流方向；两个电阻器，该两个电阻器连接在差分驱动器电路的差分输出端之间；以及第一半导体电路和第二半导体电路，该第一半导体电路和第二半导体电路连接到两个电阻器之间的点。第一半导体电路和第二半导体电路为不同类型。第一半导体电路和第二半导体电路的源极端连接到两个电阻器之间的点。

在实施例中，两个电阻器的电阻值彼此相同。

在实施例中，第一半导体电路和第二半导体电路的栅极端连接到不同的偏压。在实施例中，第一半导体电路包括NMOS晶体管，第二半导体电路包括PMOS晶体管，并且NMOS晶体管的栅极端连接到第一偏压以及PMOS晶体管的栅极端连接到第二偏压。在实施例中，第一偏压和第二偏压之间的差值等于NMOS晶体管和PMOS晶体管的阈值电压的总和。在实施例中，第一偏压等于参考电压和NMOS晶体管的阈值电压的总和，并且第二偏压等于参考电压和PMOS晶体管的阈值电压之间的电压差。

在实施例中，第一半导体电路和第二半导体电路的漏极端连接到不同的供电电压。在实施例中，第一半导体电路包括NMOS晶体管，第二半导体电路包括PMOS晶体管，并且NMOS晶体管的漏极端连接到正供电电压以及PMOS晶体管的漏极端连接到接地。

在实施例中，电流导引电路被配置成基于互补信号确定通过差分驱动器电路的差分输出端的电流方向。在实施例中，电流导引电路包括第一PMOS晶体管、第二PMOS晶体管、第一NMOS晶体管以及第二NMOS晶体管，第一PMOS晶体管和第二PMOS晶体管的栅极端连接到互补信号，并且第一NMOS晶体管和第二NMOS晶体管的栅极端连接到互补信号。在实施例中，差分驱动器电路的差分输出端包括第一差分输出端和第二差分输出端，第一差分输出端连接到第一PMOS晶体管和第一NMOS晶体管的漏极端，并且第二差分输出端连接到第二PMOS晶体管和第二NMOS晶体管的漏极端。在实施例中，差分驱动器电路另外包括电流源和电流吸收器，电流源连接到第一PMOS晶体管和第二PMOS晶体管的源极端，并且电流吸收器连接到第一NMOS晶体管和第二NMOS晶体管的源极端。

在实施例中，差分驱动器电路为低压差分信令(LVDS)驱动器电路。在实施例中，差分驱动器系统包括：差分驱动器电路；互补信号生成电路，该互补信号生成电路被配置成生成用于差分驱动器电路的互补信号；以及偏压生成电路，该偏压生成电路被配置成生成用于差分驱动器电路的偏压。

在实施例中，低压差分信令(LVDS)驱动器电路包括：电流导引电路，该电流导引电路被配置成确定通过LVDS驱动器电路的差分输出端的电流方向；两个电阻器，该两个电阻器连接在LVDS驱动器电路的差分输出端之间；以及NMOS晶体管和PMOS晶体管，该NMOS晶体管和PMOS晶体管连接到两个电阻器之间的点。两个电阻器的电阻值彼此相同。NMOS晶体管和PMOS晶体管的源极端连接到两个电阻器之间的点，并且NMOS晶体管和PMOS晶体管的栅极端连接到不同的偏压。

在实施例中，NMOS晶体管的漏极端连接到正供电电压并且PMOS晶体管的漏极端连接到接地。

在实施例中，NMOS晶体管的栅极端连接到第一偏压，PMOS晶体管的栅极端连接到第二偏压，第一偏压等于参考电压和NMOS晶体管的阈值电压的总和，并且第二偏压等于参考电压和PMOS晶体管的阈值电压之间的电压差。

在实施例中，差分驱动器电路的差分输出端连接到电流导引电路的多个PMOS晶体管和多个NMOS晶体管的漏极端。

在实施例中，LVDS驱动器电路另外包括电流源和电流吸收器。电流源连接到电流导引电路的PMOS晶体管的源极端，并且电流吸收器连接到电流导引电路的NMOS晶体管的源极端。

在实施例中，一种用于控制差分驱动器电路的方法包括将互补信号施加到差分驱动器电路的电流导引电路以确定通过差分驱动器电路的差分输出端的电流方向，并且将不同的偏压施加到差分驱动器电路的第一半导体和第二半导体的栅极端。第一半导体电路和第二半导体电路的源极端连接到相同电阻值的两个电阻器之间的点。两个电阻器连接在差分驱动器电路的差分输出端之间。第一半导体电路和第二半导体电路为不同类型。

根据本发明的其它方面将从借助于本发明原理的例子说明的结合附图进行的以下详细描述中变得显而易见。

附图说明

图1描绘根据本发明的实施例的差分驱动器系统的示意性框图。

图2描绘低压差分信令(LVDS)驱动器电路的一个实施例的示意性电路图。

图3A描绘第一偏压生成电路的实施例。

图3B描绘第二偏压生成电路的实施例。

图4描绘互补信号生成电路的实施例。

图5A示出在图2中所描绘的LVDS驱动器电路的输出端处的输出阻抗的模拟值对在输出端处的电压的图示。

图5B示出在图2中所描绘的LVDS驱动器电路的输出端处的输出阻抗之间差值的模拟值对在输出端处的电压的图示。

图6描绘用于测试在图2中所描绘的LVDS驱动器电路的输出端处的动态输出阻抗和其失配的电路。

图7示出与图6中所描绘的电路相关联的波形的图示。

图8描绘用于控制差分驱动器电路的方法的一个实施例的流程图。

在整个说明书中，类似的参考标号可以用于标识类似的元件。

具体实施方式

将容易理解，如本文中大体描述且在附图中示出的实施例的部件可以用各种各样不同的配置来布置和设计。因此，以下如图中所表示的各种实施例的更详细描述并非意图限制本公开的范围，而仅仅是表示各种实施例。虽然在附图中呈现了实施例的各个方面，但是除非特别说明，否则附图未必按比例绘制。

在不脱离本发明精神或基本特性的情况下，可以其它特定形式实施本发明。所描述的实施例应视为在所有方面均仅为说明性而非限制性的。因此，本发明的范围由所附权利要求书而不是由此具体实施方式来指示。在权利要求书等效物的含义和范围内的所有变化均涵盖在权利要求书的范围内。

在整个说明书中对特征、优点或类似语言的涉及并不暗示可以以本发明实现的所有特征和优点都应该在或在本发明的任何单一实施例中。相反地，涉及该特征和优点的语言应理解成表示结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，在整个本说明书中对特征和优点的论述以及类似语言可以(但不必)涉及同一实施例。

此外，本发明的所描述的特征、优点和特性可以以任何合适方式在一个或多个实施例中组合。相关领域的技术人员应认识到，鉴于本文的描述，本发明可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践。在其它情况下，可以在某些实施例中辨识可不存在于本发明的所有实施例中的另外特征和优点。

在整个本说明书中对“一个实施例”、“实施例”或类似语言的涉及意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，整个本说明书中短语“在一个实施例中”、“在实施例中”和类似语言可以(但不必)全部参考同一个实施例。

图1描绘根据本发明的实施例的差分驱动器系统100的示意性框图。在图1中所描绘的实施例中，差分驱动器系统包括差分驱动器电路102、互补信号生成电路104、第一偏压生成电路106以及第二偏压生成电路108。差分驱动器系统被配置成生成用于负载电路110的差分输出信号，该负载电路110连接在与差分驱动器电路的差分输出端122、124耦合的差分线路126、128之间。差分驱动器系统可以用于各种差分通信协议/接口。差分驱动器系统可以用于的差分通信协议/接口的例子包括(但不限于)低压差分信令(LVDS)、电流型逻辑(CML)、高清多媒体接口(HDMI)、DisplayPort和通用串行总线(USB)2.0/3.0。差分驱动器系统可以用于各种应用。在一些实施例中，差分驱动器系统用于汽车应用，例如交通工具内无线电系统或交通工具内雷达系统。差分驱动器系统可以作为独立装置实施或集成到电子装置中。在一些实施例中，差分驱动器系统在集成电路中实施。

差分驱动器系统100的差分驱动器电路102包括电流导引电路112、两个电阻器114、116、第一半导体电路118和第二半导体电路120。电流导引电路被配置成确定通过差分驱动器电路的差分输出端122、124的电流方向。两个电阻器连接在差分驱动器电路的差分输出端之间。第一半导体电路和第二半导体电路连接到两个电阻器之间的点180。在一些实施例中，第一半导体电路和第二半导体电路为不同类型，并且第一半导体电路和第二半导体电路的源极端连接到两个电阻器之间的点。差分驱动器系统100的互补信号生成电路104被配置成生成用于电流导引电路112的互补信号。在一些实施例中，电流导引电路包括至少一对PMOS或NMOS晶体管，并且互补信号生成电路生成用于电流导引电路的该对晶体管的互补信号。

差分驱动器系统100的第一偏压生成电路106被配置成生成用于差分驱动器电路的第一半导体电路118的第一偏压。差分驱动器系统的第二偏压生成电路108被配置成生成用于差分驱动器电路的第二半导体电路120的第二偏压。

当在连接到差分输出端的差分线路126、128上存在共模噪声时，在两个电阻器之间的点的电压将增大或减小并且接通第一半导体电路或第二半导体电路。共模输出阻抗由与两个电阻器组合的接通的半导体电路的阻抗提供。由于在两个差分输出端处的输出阻抗由相同装置提供，所以在两个差分输出端处的输出阻抗为匹配的。

差分驱动器电路102可提供单端输出阻抗，该单端输出阻抗有助于吸收共模噪声并因此有助于减小电磁辐射。此外，差分驱动器电路可在差分输出端122、124处提供匹配的输出阻抗，该匹配的输出阻抗有助于吸收相等量的共模噪声并因此防止共模噪声转换成差分噪声。因此，减小了差分驱动器电路的电磁辐射和误码率并且改善了差分驱动器电路的信号完整性。

在一些实施例中，差分驱动器系统100为LVDS驱动器系统。LVDS为发送作为在一对电线上承载的电压之间的差值的信息的差分与串行通信协议。在LVDS通信系统的例子中，在电流方向确定数字逻辑电平的情况下，将3.5mA的恒定电流注入到电线中。注入的电流穿过在接收端的约100欧姆的端接电阻器(与电缆的特性阻抗匹配以减小反射)，并然后经由另一条电线在相反方向上返回。根据欧姆定律，电阻器两端的电压差因此通常约为350mV。LVDS接收器感测电压差的极性以确定逻辑电平。

图2描绘LVDS驱动器电路202的一个实施例的示意性电路图。图2中所描绘的LVDS驱动器电路为图1中所描绘的差分驱动器电路102的实施例。然而，图1中所描绘的差分驱动器电路不限于图2中所描绘的实施例。

在图2中所描绘的实施例中，LVDS驱动器电路202包括电流源230、电流吸收器232、电流导引电路212(其包括PMOS晶体管234、236和NMOS晶体管238、240)、NMOS晶体管“MNSF”242、PMOS“MPSF”244、两个电阻器214、216以及两个差分输出端“IOP”224和“IOM”222。LVDS驱动器电路生成差分输出信号(“Voutl”、“Vout2”)并且供应穿过差分输出端IOP和IOM并将差分线路226、228对应于负载电路210的差分输出信号，该负载电路210可以为100欧姆电阻器或其它合适的负载电路。

如以下详细描述，LVDS驱动器电路202可提供完全匹配的单端输出阻抗以用于高速通信。例如，LVDS驱动器电路提供单端输出阻抗以吸收在差分线路226、228上的共模噪声。在不存在单端输出阻抗的情况下，在差分线路上的共模噪声可反射多次并且产生降低系统性能的电磁干扰。因此，LVDS驱动器电路可改善整体系统性能。此外，LVDS驱动器电路提供输出阻抗的完美匹配，该输出阻抗的完美匹配吸收相等量的共模噪声。如果输出阻抗彼此不相同，共模噪声将反射不同的量值并且共模噪声将转换成增大误码率的差分噪声。因此，LVDS驱动器电路可改善通信的误码率。另外，LVDS驱动器电路提供用于负载电路210的差分端。如果在传输介质和远端差分端的差分阻抗之间存在失配，那么将有差分反射。驱动器的输出阻抗将有助于吸收这些反射并因此改善误码率。

在图2中所描绘的电流导引电路212中，电流导引电路212的PMOS晶体管234、236和NMOS晶体管238、240由互补信号“IN+”、“IN-”控制，该互补信号“IN+”、“IN-”由互补信号生成电路104(描绘在图1中)生成。具体来说，PMOS晶体管234和NMOS晶体管238的栅极端G由数字信号IN+控制，并且PMOS晶体管236和NMOS晶体管240的栅极端G由数字信号IN-控制。差分输出端IOM连接到PMOS晶体管234和NMOS晶体管238的漏极端D，并且差分输出端IOP连接到PMOS晶体管236和NMOS晶体管240的漏极端D。电流源230连接到PMOS晶体管234、236的源极端S，并且电流吸收器232连接到NMOS晶体管238、240的源极端S。

在图2中所描绘的LVDS驱动器电路202中，两个电阻器214、216连接在LVDS驱动器电路的差分输出端IOP和IOM之间，并且具有相同的电阻值“Rs”。在两个电阻器之间的点或节点280为两个电阻器、NMOS晶体管MNSF和PMOS晶体管MPSF连接到的节点。在该点的电压“V_mid”限定LVDS驱动器输出端的共模电压。根据如由IEEE标准1596.3-1996定义的LVDS标准，在该点的电压V_mid通常为1.2V。

在图2中所描绘的实施例中，晶体管MNSF和MPSF连接作为源极跟随器。具体来说，NMOS晶体管MNSF的源极端S连接到该点，并且NMOS晶体管MNSF的漏极端D连接到供电电压246。PMOS晶体管MPSF的源极端S也连接到该点，并且PMOS晶体管MPSF的漏极端D连接到接地。

在图2中所描绘的LVDS驱动器电路202中，NMOS晶体管MNSF的栅极端G由第一偏压“V_bias1”控制并且PMOS晶体管MPSF的栅极端G由第二偏压“V_bias2”控制。偏压Vbias1和Vbias2的近似值可以如下表示：

V_bias1＝V_mid+V_th(MNSF)，>

V_bias2＝V_mid-V_th(MPSF)，>

其中V_th(MNSF)表示NMOS晶体管MNSF的阈值电压并且V_th(MPSF)表示PMOS晶体管MPSF的阈值电压的绝对值。在图2中所描绘的实施例中，NMOS晶体管MNSF的栅极电压V_bias1高于在点280的电压V_mid，并且PMOS晶体管MPSF的栅极电压V_bias2低于在该点的电压V_mid。根据LVDS标准(如由IEEE标准1596.3-1996定义)，共模电压V_mid的典型数值为1.2V。因此，NMOS晶体管MNSF的栅极电压V_bias1为高于1.2V的一个晶体管阈值，并且PMOS晶体管MPSF的栅极电压V_bias2为低于1.2V的一个晶体管阈值。由于偏置电压条件，因此当共模电压V_mid保持在其的1.2V典型数值时，PMOS晶体管MPSF和NMOS晶体管MNSF两者均几乎保持断开。

由于连接在差分输出端IOP和V_mid之间的电阻器216与连接在IOM和V_mid之间的电阻器214的对称布局，因此可以实现完全的阻抗匹配并且可以避免共模噪声转换为差分噪声。当在差分线路226、228上呈现的正量值的共模噪声存在时，共模电压V_mid将从其1.2V的典型数值增大。电压V_mid的增大使得减小NMOS晶体管MNSF的栅极到源极电压，并且另外断开NMOS晶体管MNSF，而PMOS晶体管MPSF的栅极到源极电压增大，这接通PMOS晶体管MPSF。在此情况下，在输出端IOP的输出阻抗(R_IOP)和在输出端IOM的输出阻抗(R_IOM)可以表示为：

R_IOP＝R_s+1/g_m(MPSF)，>

R_IOM＝R_s+1/g_m(MPSF)，>

如通过方程(3)、(4)确认，当在差分线路上呈现的正量值的共模噪声存在时，在输出端IOP和IOM两者的输出阻抗彼此相同。

类似地，当在差分线路226、228上呈现的负量值的共模噪声存在时，共模电压V_mid将从其1.2V的典型数值减小。共模电压V_mid的减小使得减小PMOS晶体管MPSF的栅极到源极电压并且另外断开PMOS晶体管MPSF，而NMOS晶体管MNSF的栅极到源极电压增大，这接通NMOS晶体管MNSF。在此情况下，在输出端IOP的输出阻抗(R_IOP)和在输出端IOM的输出阻抗(R_IOM)可以表示为：

R_IOP＝R_s+1/g_m(MNSF)，>

R_IOM＝R_s+1/g_m(MNSF)，>

如通过方程(5)、(6)确认，当在差分线路上呈现的负量值的共模噪声存在时，输出端IOP和IOM两者的输出阻抗彼此相同。

在LVDS驱动器电路202的输出端IOP和IOM的输出阻抗的值可以基于共模输出阻抗的需求来决定。例如，如果共模输出阻抗的需求为50欧姆(例如，与PCB迹线的共模阻抗匹配)，那么电阻器214或电阻器216的电阻值R_s与NMOS晶体管MNSF或PMOS晶体管MPSF的1/g_m中一个的加和为50欧姆。例如，电阻器的电阻值R_s可以设定为25欧姆并且1/g_m(MNSF)或1/g_m(MPSF)可以设定为25欧姆。当迹线的共模阻抗和LVDS驱动器电路的共模输出阻抗彼此匹配时，所有共模噪声被吸收使得共模噪声不被转换成差分噪声。当在输出端IOP和IOM的输出阻抗设定为100欧姆时，电阻器的电阻值R_s可以设定为75欧姆并且1/g_m(MNSF)和1/g_m(MPSF)可以设定为25欧姆。在此情况下，如果PCB迹线阻抗为50欧姆，那么共模噪声的33％将被反射，并且在两条线路上的反射将保持相同使得共模噪声将不会转换成差分噪声。

图3A描绘用于生成图2中所描绘的LVDS驱动器电路202的偏压Vbias1的偏压生成电路306的实施例。图3A中所描绘的偏压生成电路为图1中所描绘的第一偏压生成电路106的实施例。然而，图1中所描绘的第一偏压生成电路不限于图3A中所描绘的实施例。

在图3A中所描绘的实施例中，偏压生成电路306包括运算放大器OP1 350，其中一个输入端352连接到1.2V偏压，该1.2V偏压可以为带隙电路的输出。运算放大器OP1的输出电压为Vbias1，该Vbias1控制NMOS晶体管MN1 356的栅极端G。NMOS晶体管MN1的漏极端D连接到供电电压358，而NMOS晶体管MN1的源极端S通过电阻器R1359连接到接地。NMOS晶体管MN1的源极端S还连接到运算放大器OP1的第二输入端354。可以选择电阻器R1的电阻值使得仅接通MN1。电压Vbias1可以表示为：

V_bias1＝1.2V+V_th(MN1)(近似)>

其中V_th(MN1)表示NMOS晶体管MN1的阈值电压。电压V_bias1为施加到图2中所描绘的LVDS驱动器电路的NMOS晶体管MNSF的偏压。

图3B描绘用于生成图2中所描绘的LVDS驱动器电路202的偏压Vbias2的偏压生成电路308的实施例。图3B中所描绘的偏压生成电路为图1中所描绘的第二偏压生成电路108的实施例。然而，图1中所描绘的第二偏压生成电路不限于图3B中所描绘的实施例。

在图3B中所描绘的实施例中，偏压生成电路308包括运算放大器OP2360，其中一个输入端362连接到1.2V，该1.2V可以为带隙电路的输出。运算放大器OP2的输出电压为Vbias2，该Vbias2控制PMOS晶体管MP2366的栅极端G。PMOS晶体管MP2的漏极端D连接到接地，而PMOS晶体管MP2的源极端S通过电阻器R2 369连接到供电电压368。PMOS晶体管MP2的源极端还连接到运算放大器OP2的第二输入端364。可以选择电阻器R2的电阻值使得仅接通PMOS晶体管MP2。电压Vbias2可以表示为：

V_bias2＝1.2V-V_th(MP2)(近似)>

其中V_th(MP2)表示PMOS晶体管MP2的阈值电压(绝对值)。

电压Vbias2为施加到图2中所描绘的LVDS驱动器电路的PMOS晶体管MPSF的偏压。

图4描绘用于生成图2中所描绘的LVDS驱动器电路202的互补数字信号IN+和IN-的互补信号生成电路404的实施例。图4中所描绘的互补信号生成电路为图1中所描绘的互补信号生成电路104的实施例。然而，图1中所描绘的互补信号生成电路不限于图4中所描绘的实施例。

在图4中所描绘的实施例中，互补信号生成电路404包括电平移位器470、反相器INV1 472、INV2 474、INV3 476以及传输门TG1 478。反相器INV1、INV2、INV3和传输门TGI形成单端到差分变换器479。基于电平移位器的输出信号“LS_OUT”，互补信号生成电路使用两个级联的反相器INV1和INV2生成信号IN+，并且使用传输门TGI和反相器INV3生成信号IN-。在一些实施例中，反相器INV2和INV3的大小匹配并且传输门TG1的延迟与反相器INV1相配。在这些实施例中，可以生成具有高准确性的对称互补信号IN+和IN-。

图5A示出了在图2中所描绘的LVDS驱动器电路202的输出端IOP和IOM的输出阻抗的模拟值对在输出端IOP和IOM的电压的图示。在一些实施例中，在输出端IOP和IOM的输出阻抗通过使输出端IOP和IOM两者短路并且扫描1V到1.4V的电压来测量。具体来说，图5A包括示出在输出端IOM(IM_IOM)的输出阻抗值的第一曲线图(在左上方)和示出在输出端IOP(IM_IOP)的输出阻抗值的第二曲线图(在左下方)。这些输出阻抗相对于1.0V到1.4V的输出电压扫描和在不同操作条件下绘制：

·过程：额定、快和慢

·供电电压：额定、最大和最小(例如用于1.8V电源的1.8V、1.98V、1.62V)

·温度：25C、-40C、125C

图5B示出在图2中所描绘的LVDS驱动器电路的输出端IOP和IOM的输出阻抗之间的差值的模拟值对在输出端IOP和IOM的电压的图示。在输出端IOP和IOM的输出阻抗在所有操作条件下均匹配。如图5B中所示，在不同操作条件下，在输出端IOP和IOM的输出阻抗之间的差值为零。

图6描绘用于测试在图2中所描绘的LVDS驱动器电路202的输出端IOP和IOM的动态输出阻抗和其失配的电路600。该电路包括具有电阻值Zt的两个电阻器602、604、电容器606以及电压源608。该电路描述在LVDS标准IEEE标准1596.3-1996中。根据LVDS标准IEEE标准1596.3-1996：

·Zt＝50欧姆

·C＝0.033uF

·电压源＝500mV峰-峰，10MHz

根据LVDS标准IEEE标准1596.3-1996，IOP和IOM之间的电压差应该小于50mV，这显示出输出端IOP和IOM之间的阻抗失配限制为10％。

图7示出与图6中所描绘的电路600相关联的波形的图示。在图7中示出的波形中，Vnoise表示所注入的噪声的波形710，V_IOP表示在输出端IOP的输出电压的波形720，V_IOM表示在输出端IOM的输出电压的波形730，并且V_IOP-IOM表示在输出端IOP和IOM的输出电压之间差值的波形740。由于在IOP和IOM的50欧姆输出阻抗，因此波形V_IOP和V_IOM具有为波形Vnoise一半的摆幅。如图7中所示，波形接近零，这显示出在输出端IOP和IOM处存在电压之间的几乎可忽略不计的差值并且证明共模噪声不可转换成差分噪声。

图8描绘用于控制差分驱动器电路的方法的一个实施例的流程图。在方框802，互补信号被施加到差分驱动器电路的电流导引电路以确定通过差分驱动器电路的差分输出端的电流方向。在方框804，不同的偏压被施加到差分驱动器电路的第一半导体电路和第二半导体电路的栅极端。第一半导体电路和第二半导体电路的源极端连接到相同电阻值的两个电阻器之间的点。两个电阻器连接在差分驱动器电路的差分输出端之间，并且第一半导体电路和第二半导体电路为不同类型。差分驱动器电路可以与图1中所描绘的差分驱动器电路102和/或图2中所描绘的LVDS驱动器电路202相同或相似。

还应注意，用于本文所描述的方法的操作中的至少一些可使用存储在可读存储媒体上以供由可编程逻辑器件执行的固件或软件指令实施，该可编程逻辑器件例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、可编程逻辑芯片(PLC)、处理器等。作为例子，程序产品的实施例包括存储在快闪存储器装置上且被配置成致使FPGA执行本文中所描述的操作的固件封装。

在以上描述中，提供各种实施例的具体细节。然而，可以在并没有这些具体细节的全部细节的情况下实施一些实施例。在其它情况下，为了简洁和清晰起见，除了能够实现本发明的各种实施例的之外不再详细描述某些方法、操作步骤、部件、结构和/或功能。

虽然以特定次序示出和描述了本文中的一或多种方法的操作，但是可以更改每种方法的操作次序，使得可以逆序执行某些操作，或使得可以至少部分地与其它操作同时执行某些操作。在另一实施例中，可以以间断的和/或交替的方式实施不同操作的指令或子操作。

虽然已经描述和说明了本发明的具体实施例，但是本发明不限于如此描述和说明的部分的具体形式或布置。本发明的范围将由在此所附的权利要求书及其等效物限定。