降低电磁干扰的结构及降低电磁干扰的方法

摘要

本发明公开一种降低电磁干扰的结构及降低电磁干扰的方法，降低电磁干扰的结构包括一电路板、一扩充插槽以及一电性导体。电路板具有一上表面及一接地电路。扩充插槽设置于电路板的上表面，且扩充插槽具有至少一金属引脚，电性连接于电路板。电性导体位于电路板的上表面之上，且电性导体与扩充插槽的金属引脚之间保持一间隔距离而产生一电容。本发明更包含一种降低电磁干扰的方法，用以完成上述结构。

说明书

技术领域

本发明有关于降低电磁干扰，特别是关于不需要金属屏蔽物的降低电磁干扰的结构及降低电磁干扰的方法。

背景技术

连接器与其上连接的电子零件在运作时，其高频电子信号的传输，会将产生的共模杂讯(噪声)辐射到空间中，形成电磁干扰。电磁干扰使得其他装置及元件受到干扰，轻则导致受干扰元件功能降低。因此，各国电磁相容法规对会对电磁干扰强度进行规范。

传统上，对于降低电子干扰的强度，主要是采用接地金属屏蔽物来进行遮蔽而降低共模杂讯辐射到空间中的强度。金属屏蔽物虽然可以有效地降低电子干扰的强度，但是却需要在电子装置中占有一定的设置空间。

对于薄型电子装置而言，其内部空间小，不利于额外设置过多元件。此外，金属屏蔽物对于被包覆物本身而言，也会产生不利于气冷散热的问题。所以，降低电磁干扰势必找出新的解决方案，以解决上述问题。

发明内容

鉴于上述问题，本发明的目的在于提出一种降低电磁干扰的结构，能够使收敛于一封闭且路径短的电磁回路的电磁波，不会向外发散到空间中，并且可应用于薄型电子装置，且不需额外增加金属屏蔽物。

为达上述目的，本发明提供一种降低电磁干扰的结构，包括一电路板、一扩充插槽以及一电性导体。电路板具有一上表面及一接地电路。扩充插槽设置于电路板的上表面，且扩充插槽具有至少一金属引脚，电性连接于电路板。电性导体位于电路板的上表面之上，且电性导体与扩充插槽的金属引脚之间保持一间隔距离而产生一电容。

于一具体实施例中，扩充插槽具有互为反向的连接侧及基底侧，扩充插槽的开口位于该连接侧，并且扩充插槽的开口方向的指向，平行电路板，且金属引脚对应于基底侧设置。

于一具体实施例中，电性导体与电路板上表面之间保持一间隔距离，而在电性导体与接地电路之间产生另一电容。

于一具体实施例中，降低电磁干扰的结构更包含一绝缘体，包覆电性导体。

于一具体实施例中，降低电磁干扰的结构更包含一绝缘体，设置于电性导体与扩充插槽之间以及电性导体与电路板的上表面之间。

于一具体实施例中，电路板上更设置一接地接点，位于电路板的上表面且电性连接于接地电路，电性导体接触接地接点。

于一具体实施例中，降低电磁干扰的结构更包含一金属壳体，与上表面保持一间隔距离，金属壳体接触电性导体而产生电性导通。

于一具体实施例中，降低电磁干扰的结构更包含一绝缘体，设置于电性导体与扩充插槽之间。

本发明更提出一种降低电磁干扰的方法，包括下列步骤：

设置一电路板，电路板具有一上表面，且使电路板以电性连接至一接地电路；

提供一具有至少一金属引脚的扩充插槽，设置于电路板的上表面，且金属引脚电性连接于该电路板；

提供一电性导体，设置于电路板的上表面，且使电性导体与扩充插槽的金属引脚之间保持一间隔距离而产生一电容。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，使电性导体与电路板的上表面之间，保持一间隔距离，而产生一电容。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，提供一绝缘体，包覆电性导体。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，提供一绝缘体，设置于电性导体与扩充插槽之间以及电性导体与电路板的上表面之间。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，提供一接地接点，设置于电路板上的上表面且电性连接于接地电路，使电性导体接触于接地接点。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，提供一金属壳体，与上表面保持一间隔距离，且使金属壳体接触电性导体而产生电性导通。

于一具体实施例中，降低电磁干扰的方法更包含一步骤，提供一绝缘体，设置于电性导体与扩充插槽的基底侧之间。

本发明通过扩充卡、扩充插槽及电路板的相对位置设置，形成封闭且路径短的电磁回路，使得记忆卡及扩充插槽运作时产生在金属引脚的电磁波，收敛于此一封闭且路径短的电磁回路，而不会向外发散到空间中。相对位置的配置方式，可适用于对于高度极端限制的笔记型电脑、薄型电脑主机或其他形式的薄型电子装置，且不需额外增加金属屏蔽物，有效简化EMI屏蔽屏架构。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明第一实施例的侧面示意图；

图2为本发明第一实施例的另一侧面示意图；

图3为本发明第一实施例中，封闭电磁回路的侧面示意图；

图4为本发明第一实施例的又一侧面示意图；

图5为本发明第一实施例的又一侧面示意图；

图6为本发明第一实施例的又一侧面示意图；

图7为本发明第二实施例的侧面示意图；

图8为本发明第二实施例中，封闭电磁回路的侧面示意图；

图9为本发明降低电磁干扰的方法的流程图；

图10至图12为本发明降低电磁干扰的方法的示意图；

图13为本发明降低电磁干扰的方法的另一流程图；

图14为本发明降低电磁干扰的方法的又一流程图。

其中，附图标记

100降低电磁干扰的结构

110电路板

112上表面

113下表面

114接地电路

116 接地接点

120 扩充插槽

122 开口

124 连接侧

126 基底侧

128 金属引脚

130 电性导体

140 绝缘体

200 记忆卡

300 金属壳体

C 电容

P 中心线

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

请参阅图1所示，为本发明第一实施例所提出的一种降低电磁干扰的结构100，包括一电路板110、一扩充插槽120以及一电性导体130。

如图1所示，电路板110可为但不限定于桌上型主机的主机板、笔记型电脑的主机板，或是任何具有扩充插槽120的电路板110。电路板110具有一上表面112及一接地电路114。接地电路114位于电路板110众多铜箔电路层其中之一。此外，电路板110依据功能需求，还会配置其他连接线路、连接端口、插接座、电子芯片等，前述元件为具有通常知识者的通常技术，且非本案新颖特征所在，于此不与赘述。

扩充插槽120设置于电路板110的上表面112。于本发明实施例中，扩充插槽120是以记忆卡插槽为例示，但不排除其他的扩充卡插槽。扩充插槽120具有至少一金属引脚128，电性连接于电路板110。

于第一实施例中，扩充插槽120采用横向配置，亦即扩充插槽120的开口122方向的指向，平行电路板110的上表面112。扩充插槽120具有互为反向的连接侧124及基底侧126，扩充插槽120的开口122位于连接侧124。记忆卡200则采用横向设置，插设于开口122内，而电性连接于扩充插槽120。而扩充插槽120的金属引脚128对应于基底侧126。

但，扩充插槽120不限定于横向设置，也可以是直立设置，亦即基底侧126设置于电路板110的上表面112，使得开口122朝上，而金属引脚128则对应于扩充插槽120的一侧边设置。

电性导体130位于电路板110的上表面112之上，且电性导体130与扩充插槽120的金属引脚128之间保持一间隔距离而不直接进行电性连接，以在电性导体130与金属引脚128之间产生一电容C。电性导体130可以是金属或是导电泡绵。此外，电性导体130与电路板110上表面112之间也保持一间隔距离，而在电性导体130与接地电路114之间产生另一电容C。

电性导体130可以是L型截面结构，一部分对应于扩充插槽120的基底侧126，而另一部分对应于电路板110的接地电路114。

如图2所示，电性导体130也可以是具有矩形截面的金属管或导电泡绵，一面对应于扩充插槽120的基底侧126，而另一面对应于电路板110的接地电路114。

如图3所示，当一扩充卡，例如一记忆卡200插入扩充插槽120，记忆卡200的两面、基底侧126的金属引脚128、两组电容C、以及电路板110的接地电路114之间将形成一封闭且路径短的电磁回路，使得记忆卡200及扩充插槽120运作时在金属引脚128产生的电磁波，收敛于此一封闭且路径短的电磁回路，而不会向外发散到空间中，藉以降低电磁波对外的干扰，而不需要另外以金属屏蔽物遮蔽电磁波。

如图4所示，于第一实施例中，也可以采取两个扩充插槽120，沿一中心线P对称设置，并共用同一个电性导体130及接地电路114，而形成两个封闭且路径短的电磁回路。

如图5所示，于第一实施例中，也可以采取两个扩充插槽120，沿一电路板110对称设置于电路板110的上表面112及下表面113。同时更设置另一个电性导体130，对应于下表面113设置，而在电路板110的下表面形成另一个封闭且路径短的电磁回路。

如图1、2、3、4、5所示，降低电磁干扰的结构100更包含一绝缘体140，用于隔离于电性导体130与扩充插槽120之间以及电性导体130与电路板110的上表面112之间，用以确保电容C的形成，并且藉由介电特性提升电容值。

如图1、3、5所示，绝缘体140可以是单纯的片体、黏胶，黏贴于电性导体130与扩充插槽120之间以及电性导体130与电路板110的上表面112之间，藉以固定电性导体130，同时达成绝缘以及提升电容值的目的。绝缘体140也可以是采用局部包覆，使得电性导体130与扩充插槽120之间以及电性导体130与电路板110的上表面112之间都有绝缘体140，保持形成电容C所需要的间隔距离。

如图2与图4所示，于电性导体130是管体的情况下，绝缘体140也可以是完全或部分包覆电性导体130，使得绝缘体140接触扩充插槽120以及电路板110，保持形成电容C所需要的间隔距离。

于本发明中，绝缘体140的材质，以介电常数高者为较佳材质，以提高所产生的电容C，例如聚乙烯、聚苯乙烯、有机硅树脂、硅胶、聚芳酰胺纤维纸、聚酯薄膜、聚酰亚胺薄膜或耐热绝缘橡胶等。

如图6所示，在采用金属壳体300的电子装置中，金属壳体300与上表面112保持一间隔距离。金属壳体300会进行接地(例如电性连接至接地线路114)。此时，可以安排金属壳体300与电性导体130接触，如图所示，电性导体130上端至少会保持一部分没有被绝缘体140包覆，使得金属壳体300接触电性导体130而产生电性导通。而，电性导体130仍然与扩充插槽120之间保持一间隔距离，并且通过绝缘体140设置于其等之间，以使得电性导体130与金属引脚128之间产生电容C。

此外，在电路板110与电性导体130之间的相对位置可以允许的情况下，电性导体130与接地电路114之间的电容C可以省略，而直接让电性导体130接地，例如让电性导体130的下端至少有局部不被绝缘体140遮蔽，而可以接触到接地接点116而电性连接接地电路114，而使得电性导体130直接电性接地。。

如图7所示，为本发明第二实施例所揭露的一种降低电磁干扰的结构100，包含一电路板110、一扩充插槽120、一电性导体130以及绝缘体140。

于第二实施例中，电路板110上设置一接地接点116，位于电路板110的上表面112且电性连接于接地电路114，电性导体130接触接地接点116。如绝缘体140设置于电性导体130与扩充插槽120的基底侧126之间，使得电性导体130与扩充插槽120的基底侧126之间保持一间隔距离而产生一电容C。

如图8所示，当记忆卡200插入扩充插槽120，记忆卡200的两面、金属引脚128、电容C、以及电路板110的接地电路114之间将形成一封闭且路径短的电磁回路，使得记忆卡200及扩充插槽120运作时载金属引脚128产生的电磁波，收敛于此一封闭且路径短的电磁回路，而不会向外发散到空间中。

如图9所示，本发明还提出一种降低电磁干扰的方法，用以达成前述降低电磁干扰的结构100。

如图9与图10所示，该方法是先设置一电路板110，电路板110具有一上表面112，且使电路板110电性连接至一接地电路114，如步骤Step 110所示。

如图9与图11所示，接着提供一具有至少一金属引脚128的扩充插槽120，设置于电路板110的上表面112，如步骤Step120所示。同时，金属引脚128是连接于电路板110。

如图9与图12所示，接着提供一电性导体130，设置于电路板110的上表面112，且使电性导体130与扩充插槽120的金属引脚128之间保持一间隔距离而产生一电容C，如步骤Step 130所示。

如图9与图12所示，于步骤Step 130之后，更可包含一步骤Step 140，使电性导体130与电路板110的上表面112之间，保持一间隔距离，而产生一电容C。

如图9与图12所示，于步骤Step 130之前或之后，更包含一步骤Step 132，提供一绝缘体140，设置于电性导体130与扩充插槽120之间，以及另一步骤Step 134，将绝缘体140设置于电性导体130与电路板110的上表面112之间。

如图13所示，若电性导体130为矩形截面金属管，则步骤Step 132,Step134可以改为包覆绝缘体140于电性导体130(步骤Step 136)。

如图14所示，若电路板110为具有外露的接地接点116，且相对位置对应于电性导体130，则步骤Step 134可以修改为提供一接地接点116，设置于电路板110上的上表面112且电性连接于接地电路114，使接地接点116接触于接地接点116，如步骤Step 138，并删除步骤Step 140。此外，更可提供一金属壳体300(作为电子装置的壳体，特别是上壳体部分)，与上表面112保持一间隔距离，且使金属壳体300接触电性导体130而产生电性导通。

藉由上述方法，即可组装完成如第一实施例或第二实施例所述的降低电磁干扰的结构100。

本发明通过扩充卡(记忆卡200)、扩充插槽120及电路板110的相对位置设置，形成封闭且路径短的电磁回路，使得记忆卡200及扩充插槽120运作时在金属引脚128产生的电磁波，收敛于此一封闭且路径短的电磁回路，而不会向外发散到空间中。相对位置的配置方式，可适用于对于高度极端限制的笔记型电脑、薄型电脑主机或其他形式的薄型电子装置，且不需额外增加金属屏蔽物，有效简化EMI屏蔽屏架构。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。