一种高精度ADC基准电压校准系统及校准方法

摘要

本发明公开了一种高精度ADC基准电压校准系统，包括有滤波电路，所述系统还包括有电压采集模块及高精度VREF生成模块，所述滤波电路分别接有待测芯片、电压采集模块及高精度VREF生成模块；其中，电压采集模块连接待测芯片，电压采集模块又与高精度VREF生成模块进行通信，采集模块首先输出一个固定电平，然后将待测芯片任一IO口配置成输出。本发明能够保证芯片校准精度，从而实现高精度测量，而且校准效率较以前测试方法大大提高，节约测试成本。

说明书

技术领域

本发明属于模拟数字转换器的技术领域，特别涉及一种ADC的电压校准装置。

背景技术

今天的电路系统中，ADC无处不在，ADC可以将大自然的各种数据进行量化，而每个ADC的参考电压是否准确对AD精度起到至关重要的作用，如果ADC的参考电压不准确，即使这个ADC的精度再高，准换出来的结果也都是不准确的。

由于工艺的原因，ADC芯片往往在制作的是否无法将参考电压做的非常准，所以在AD设计时设计了一个trim寄存器，通过改变寄存器的值实现对参考电压的校准，但是传统的校准方法是对trim寄存器的值进行遍历，遍历后找到一个是参考电压最准确的值，写入到芯片中，芯片即可提供高精度的参考电压，但是在参考电压校准时干扰因素很多，首先，AD校准一般是在FT测试时进行的，在FT测试时芯片管脚与测试机连接接触不良会导致测试机采集到的参考电压时不真实的，从而导致校准偏差，其次，测试机对电压测量精度偏低，从而引入测量误差，也会影响AD校准的准确性，再者，为了使提高校准精度，现在的trim寄存器位数越来越多，需要遍历的trim值也越来越多，完全遍历导致测试时间过长，增加测试成本，变相的增加了芯片的制造成本。

发明内容

基于此，因此本发明的首要目地是提供一种高精度ADC基准电压校准系统及校准方法，该校准系统及校准方法通过控制ADC接触电阻大小，从而将接触电阻偏大的芯片重新放置或者舍弃来保证芯片校准精度，从而实现高精度测量。

本发明的另一个目地在于提供一种高精度ADC基准电压校准系统及校准方法，该校准系统及校准方法能够有效地提高校准效率，减少校准时间，从而降低校准成本。

为实现上述目的，本发明的技术方案为：

一种高精度ADC基准电压校准系统，包括有滤波电路，其特征在于所述系统还包括有电压采集模块及高精度VREF生成模块，所述滤波电路分别接有待测芯片、电压采集模块及高精度VREF生成模块；其中，电压采集模块连接待测芯片，电压采集模块又与高精度VREF生成模块进行通信，采集模块首先输出一个固定电平，然后将待测芯片任一IO口配置成输出。

经研究发现：接触电阻主要是由于接触不良引入到测试系统中的，芯片GND与测试设备的GND之间如果存在接触电阻，在加流测压的过程中会抬高GND电平，从而导致测试结果失真，通过检测接触电阻来检查接触好坏，系统中首先输出一个固定电平，然后将芯片任一IO口配置成输出，对此IO口灌电流，测量灌电流前后固定电平之差，结合灌入电流大小，即可计算出接触电阻大小，从而将接触电阻偏大的待测芯片重新放置或者舍弃来保证芯片校准精度。

所述电压采集模块采用高精度ADS1256转换芯片采集电压，ADS1256是多路复用的24位极低噪声△-∑ADC。

所述高精度VREF生成模块采用MAX6325芯片实现，可输出+2.5V/+4.096V/+5V基准电压。

目前量产测试测试精度普遍不高，主要原因是设备限制，精度高的机台测试成本高，测试成本低的机台精度低，为了实现低成本高精度的量产测试，需要搭建高精度外围测量电路，外围电路主要组成部分是ADC测量模块和高精度VREF提供模块。通过ADC采集到高精度电压值，从而实现高精度测量。

一种高精度ADC基准电压校准方法，所述方法首先测算接触电阻的大小，如果接触电阻R超过1欧姆，则重新放置或者舍弃待测芯片，如果接触电阻不超过1欧姆，则进行校准。

进一步，所述测算接触电阻的方法为：首先配置待测芯片输出VREF电压，进行测量得到V1，保存数据，然后对任一IO口配置成输出状态，向其灌入10mA电流，再次输出VREF电压，测量得到V2并保存数据，计算两次电压差值，根据欧姆定律得到待测芯片GND和测试设备GND之间接触电阻。

进一步，所示校准方法为：测量出trim值为中间值时VREF电压，如果此值大于标准值，则继续在trim值的前半段继续查找最优trim值，如果此值小于标准值，则继续在trim值的后半段继续查找最优trim值，再测量变为一半的后的trim值的中心值对应的VREF电压，以此类推可以不用遍历所有trim值即可找到最优值，此方法快速高效。

更进一步，所述校准方法的具体实现步骤为：

101、初始化sel、left、right、mid四个变量；

其中，sel＝VREF标准电压，left＝0，right＝255，mid＝(left+right)/2。

102、将mid写入trim寄存器，测量出VREF电压V0；

103、判断V0是否大于sel；如果是，则left＝0，right＝mid，mid＝(left+right)/2；如果否，则left＝mid，right＝255，mid＝(left+right)/2；

104、将mid写入trim寄存器，记录此时的VREF电压V0；

105、判断V0是否大于sel；如果是，则left＝0，right＝mid，mid＝(left+right)/2；如果否，则left＝mid，right＝255，mid＝(left+right)/2；

106、重复104、105步骤，直到找到最接近sel的VREF对应的trim值，即为我们的校准结果。

本发明通过控制ADC接触电阻大小，从而将接触电阻偏大的芯片重新放置或者舍弃来保证芯片校准精度，从而实现高精度测量，而且校准效率较以前测试方法大大提高，节约测试成本。

附图说明

图1是本发明所实施的电路原理图。

图2是本发明所实施的接触电阻检测流程图。

图3是本发明所实施的校准流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1所示，为本发明所实施的高精度ADC基准电压校准系统，包括有滤波电路、电压采集模块及高精度VREF生成模块，所述滤波电路分别接有待测芯片、电压采集模块及高精度VREF生成模块；其中，电压采集模块连接待测芯片，电压采集模块又与高精度VREF生成模块进行通信，采集模块首先输出一个固定电平，然后将待测芯片任一IO口配置成输出，对此IO口灌电流，测量灌电流前后固定电平之差，结合灌入电流大小，即可计算出接触电阻大小，从而将接触电阻偏大的芯片重新放置或者舍弃来保证芯片校准精度。

本系统要求提高测量精度，测试设备限制于成本，普遍不能达到高精度低成本兼得，所以我们采用外加电路进行VREF高精度测量，即电压采集模块采用高精度ADS1256转换芯片采集电压，ADS1256是多路复用的24位极低噪声△-∑ADC。其理论采样精度达到16777216分之一，测量电压范围为-5～+5V，因此，其理论精度为1.6μV，实际测试达到10μV数量级，完全满足芯片VREF的测量要求，另外ADC的测量精度依赖ADC的VREF，所以还需要外搭高精度VREF输出模块，高精度VREF生成模块采用MAX6325芯片实现，此芯片温漂1ppm/℃、低噪声、可输出+2.5V/+4.096V/+5V基准电压。

图2所示，为本发明所实施的接触电阻检测流程图。本系统要求能够消除接触电阻过大对量测参考电压的影响，接触电阻主要是由芯片管脚与测试机测试片接触不良，此系统主要针对待测芯片VREF进行校准，如图2所示，首先配置待测芯片输出VREF电压，进行测量得到V1，保存数据，然后对任一IO口配置成输出状态，向其灌入10mA电流，再次输出VREF电压，测量得到V2并保存数据，计算两次电压差值，根据欧姆定律得到芯片GND和测试设备GND之间接触电阻

R＝(V2-V1)/10Ma

根据VREF精度一般在1％左右，对比得出R不能超过1欧姆。

校准流程如图3所示，由于校准参数一般随着trim值线性变化，所以我们可以利用此项规律快速的找出最优trim值，首先设置变量sel，作为VREF标准值，mid作为中间值，left作为左边界值，right作为右边界值，以trim值为0～255，VREF电压随trim值增加而增大为例，设置left＝0，right＝255，mid＝(left+right)/2；其次，将mid写入到trim寄存器中，VREF随着trim寄存器的值变化而变化，记录此时VREF的值V0；再之，将VREF的值V0与sel进行比较，如果V0>sel，则将mid的值赋给right，left不变，mid＝(left+right)/2，将mid写入到trim寄存器中，记录此时VREF的值V0与sel进行比较，如果V0<sel，则将mid的值赋给left，right不变，mid＝(left+right)/2；直到找到最接近sel的VREF对应的trim值，即为我们的校准结果。

本发明通过上述的校准系统及校准方法，能够保证芯片校准精度，从而实现高精度测量，而且校准效率较以前测试方法大大提高，节约测试成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。