一种精确保持多模块同步的系统与方法

摘要

本发明公开了一种精确保持多模块同步的系统与方法,其系统包括采样延时器、同步分频器、精密时间测量单元和状态控制机；采样延时器用于接收同步采样时钟并对同步采样时钟进行延时处理；同步分频器用于生成同步分频信号和同步触发信号；精密时间测量单元用于生成延时测量信号；状态控制机用于控制同步分频器和时基信号的传输通断，并根据延时测量信号生成延时配置信号输出给采样延时器。本发明提供了一种精确保持多模块同步的系统与方法，精确稳定，且进行同步调整过程中对系统正常工作没有影响，适用范围广。

说明书

技术领域

本发明涉及一种精确保持多模块同步的系统与方法。

背景技术

相控阵与MIMO系统中，大量使用中高频同步子模块系统，如模数转换器（ADC）、数模转换器（DAC）、可编程逻辑阵列（FPGA）等；一般这类子模块都需要与系统统一的时间基准信号具备确定的相位关系以使系统可以重构收发信号。

如图1所示，传统的技术方案将采样信号Fs与时基信号Fb分别输入采样延迟器与时基延迟器后，输入同步采样器进行同步化处理，输出与Fs确定相位关系的Fb_sync信号；从而将系统时间基准转化为子模块内部同步化基准以让子模块内部各分频处理能确保在无亚稳态情况下同步复位；这类方法一般还同时辅助有建立保持检查器，通过调整两个延迟器确保时间基准信号与同步采样信号的建立保持时间在规定范围内。

这类方案具有较多缺陷如：第一，传统方法假设了系统时间基准信号与中高频采样信号是同源生成，时基信号与同步采样信号的延迟不会出现较大范围偏差；传统方法对于偏差在一个同步采样周期以上的同步系统没有作用，而在中大规模的（如几十到上万个子模块）同步系统中，较大的延迟偏差往往无法避免；

第二，传统方法在进行同步调整时需要中断正常的工作，这在许多连续工作系统中是无法接受的；系统为了适应传统同步方案往往只能降低同步采样信号频率，但付出的代价是降低了系统的处理带宽，增加了射频变频与滤波的需求，使系统整体性能收到制约。

发明内容

本发明的目的在于克服现有技术的不足，提供一种精确保持多模块同步的系统与方法，精确稳定，且进行同步调整过程中对系统正常工作没有影响，适用范围广。

本发明的目的是通过以下技术方案来实现的：一种精确保持多模块同步的系统，包括采样延时器、同步分频器、精密时间测量单元和状态控制机；

所述的采样延时器用于接收同步采样时钟Fs；对同步采样时钟Fs进行延时处理生成第一延时时钟Fs1；并在状态控制机的延时配置信号delay_adjust的控制下进行延时调整，延时调整后对同步采样时钟Fs进行延时处理，生成第二延时时钟Fs2；

所述的同步分频器用于接收时基信号Fb和采样延时器生成的信号第一延时时钟Fs1，并根据接收到的信号生成同步分频信号div_clk和同步触发信号Fb_sync；

所述的精密时间测量单元用于接收时基信号Fb和同步分频信号div_clk，并生成延时测量信号delay_value；

所述的状态控制机用于控制同步分频器和时基信号的传输通断，并根据延时测量信号delay_value生成延时配置信号delay_adjust输出给采样延时器；

进一步地，状态控制机能够生成使能信号Fb_int_en来控制同步分频器与时基信号的传输通断。

所述的状态控制机还能对同步分频器的系统周期进行预配置。

一种精确保持多模块同步的方法，包括粗精度同步步骤S1和跟踪调整步骤S2；

所述的粗精度同步步骤S1包括以下子步骤：

S11.将同步采样时钟Fs输入采样延时器，生成第一延时时钟Fs1；

S12.状态控制机控制时基信号Fb向同步分频器的传输通道接通；

S13.将时基信号Fb和第一延时时钟Fs1输入同步分频器中，生成同步分频信号div_clk和同步触发信号Fb_sync；

S14.状态控制机控制时基信号Fb向同步分频器的传输通道断开，时基信号Fb不再触发同步分频器改变；

进一步地，状态控制机通过使能Fb_int_en信号，将Fb信号接通入同步分频器，状态机使能Fb_int_en信号时间大于1个以上时基信号Fb周期后，关闭Fb_int_en信号，使Fb信号与同步分频器连接断开，时基信号Fb不再触发同步分频器改变，完成粗同步。

所述的跟踪调整步骤S2包括以下子步骤：

S21.将同步分频信号div_clk和时基信号Fb输入精密时间测量单元中，生成延时测量信号delay_value；

S22.将延时测量信号delay_value输入状态控制机中，状态控制机根据延时测量信号delay_value生成延时配置信号delay_adjust；

S23.将延时配置信号delay_adjust输入采样延时器，根据延时配置信号delay_adjust对采样延时器进行调整，并利用调整后的采样延时器对同步采样时钟进行延时处理，得到第二延时时钟Fs2。

在生成同步分频信号之前，还包括一个同步分频器配置步骤：状态控制机对同步分频器的系统周期进行配置，使其与时基信号Fb维持统一的信号频率。

进一步地，在步骤S1之前，还包括一个基础数据生成步骤：外部的全局系统生成同步采样时钟Fs和时基信号Fb，并将生成的同步采样时钟Fs和时基信号Fb输入到所述的一种精确保持多模块同步的系统中。

进一步地，所述的精密时间测量单元（也叫TDC），可使用如延迟链，震荡器计数器等技术方案实现，精密时间测量单元TDC持续测量内部div_clk与外部时基Fb之间的延迟值，得到延时测量信号delay_value，状态控制机根据延时测量信号delay_value生成对应的延时配置信号delay_adjust来对采样延时器进行调整，用调整后的采样延时器对同步采样时钟FS进行延时处理，得到第二延时时钟Fs2；从而让内部div_clk与外部Fb信号间保持确定相位关系。

进一步地，所述的一种精确保持多模块同步的系统，能够工作在单次、多次以及周期性时基信号触发模式，在多次与同频周期性时基信号模式下，精密时间测量单元TDC可以进行多次平均取得更高的同步精度。

本发明的有益效果是：（1）将同步方法分为粗精度同步和跟踪调整两个大步骤，通过使用精密时间测量单元TDC测量粗同步的同步分频信号和同步时基信号的实际时间差，最后通过采样延迟器调整采样时钟延迟以达到精确同步的效果。

（2）在进行同步调整时不需要中断正常的工作，也不需要降低同步采样信号频率，精确稳定，适用范围广。

附图说明

图1为传统的同步系统结构示意图；

图2为本发明的系统结构示意图；

图3为本发明的方法流程图。

图4外部的同步采样时钟Fs和时基信号Fb与子模块的输入关系图。

图5为子模块的内部结构示意图。

图6为实施例一的时序示意图。

具体实施方式

下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。

如图2所示，一种精确保持多模块同步的系统，包括采样延时器、同步分频器、精密时间测量单元和状态控制机；

所述的采样延时器用于接收同步采样时钟Fs；对同步采样时钟Fs进行延时处理生成第一延时时钟Fs1；并在状态控制机的延时配置信号delay_adjust的控制下进行延时调整，延时调整后对同步采样时钟Fs进行延时处理，生成第二延时时钟Fs2；

所述的同步分频器用于接收时基信号Fb和采样延时器生成的信号第一延时时钟Fs1，并根据接收到的信号生成同步分频信号div_clk和同步触发信号Fb_sync；

所述的精密时间测量单元用于接收时基信号Fb和同步分频信号div_clk，并生成延时测量信号delay_value；

所述的状态控制机用于控制同步分频器和时基信号的传输通断，并根据延时测量信号delay_value生成延时配置信号delay_adjust输出给采样延时器；

进一步地，状态控制机能够生成控制使能信号Fb_int_en来控制同步分频器与时基信号的传输通断。

所述的状态控制机还能对同步分频器的系统周期进行预配置。

如图3所示，一种精确保持多模块同步的方法，包括粗精度同步步骤S1和跟踪调整步骤S2；

所述的粗精度同步步骤S1包括以下子步骤：

S11.将同步采样时钟Fs输入采样延时器，生成第一延时时钟Fs1；

S12.状态控制机控制时基信号Fb向同步分频器的传输通道接通；

S13.将时基信号Fb和第一延时时钟Fs1输入同步分频器中，生成同步分频信号div_clk和同步触发信号Fb_sync；

S14.状态控制机控制时基信号Fb向同步分频器的传输通道断开，时基信号Fb不再触发同步分频器改变；

进一步地，状态控制机通过使能Fb_int_en信号，将Fb信号接通入同步分频器，状态机使能Fb_int_en信号时间大于1个以上时基信号Fb周期后，关闭Fb_int_en信号，使Fb信号与同步分频器连接断开，时基信号Fb不再触发同步分频器改变，完成粗同步。

所述的跟踪调整步骤S2包括以下子步骤：

S21.将同步分频信号div_clk和时基信号Fb输入精密时间测量单元中，生成延时测量信号delay_value；

S22.将延时测量信号delay_value输入状态控制机中，状态控制机根据延时测量信号delay_value生成延时配置信号delay_adjust；

首先，设定目标延迟值Ttarget，根据延时测量信号delay_value与目标延迟值Ttarget之间的差值来判断是否需要调整采样延迟器的延迟值，如果延时测量信号delay_value小于目标延迟值Ttarget，延时配置信号delay_value的数值在采样延时器延迟值的基础上增加，如果延时测量信号delay_value大于目标延迟值Ttarget，（增加值或者减少值一般就等于差值）延时配置信号delay_value的数值在采样延时器延迟值的基础上减小。

S23.将延时配置信号delay_adjust输入采样延时器，根据延时配置信号delay_adjust对采样延时器进行调整，并利用调整后的采样延时器对同步采样时钟进行延时处理，得到第二延时时钟Fs2。

在生成同步分频信号之前，还包括一个同步分频器配置步骤：状态控制机对同步分频器的系统周期进行配置，使其与时基信号Fb维持统一的信号频率,从而能够使其输出的div_clk与时基信号Fb能够保持频率统一。

进一步地，在步骤S1之前，还包括一个基础数据生成步骤：外部的全局系统生成同步采样时钟Fs和时基信号Fb，并将生成的同步采样时钟Fs和时基信号Fb输入到所述的一种精确保持多模块同步的系统中。

进一步地，所述的精密时间测量单元（也叫TDC），可使用如延迟链，震荡器计数器等技术方案实现，精密时间测量单元TDC持续测量内部div_clk与外部时基Fb之间的延迟值，得到延时测量信号delay_value，状态控制机根据延时测量信号delay_value生成对应的延时配置信号delay_adjust来对采样延时器进行调整，用调整后的采样延时器对同步采样时钟FS进行延时处理，得到第二延时时钟Fs2；从而让内部div_clk与外部Fb信号间保持确定相位关系。

进一步地，所述的一种精确保持多模块同步的系统，能够工作在单次、多次以及周期性时基信号触发模式，在多次与同频周期性时基信号模式下，精密时间测量单元TDC可以进行多次平均取得更高的同步精度。

在具体应用中，所述的一种精确保持多模块同步的系统运用于多个子模块中，以保持多个子模块之间的同步；如图4所示，子模块的外部生成同步采样时钟Fs和时基信号Fb，并将同步采样时钟Fs和时基信号Fb分别输入到每个子模块中。

如图5所示，每个子模块内部均包括所述的一种精确保持多模块同步的系统和子模块时钟域，由所述的一种精确保持多模块同步的系统所产生的第二延时时钟Fs2和同步触发信号Fb_sync均传输到子模块的时钟域。子模块的时钟域指的是以Fs2作为同步时钟的同步电路区域，该区域的所有触发信号均为Fb_sync，与Fs2具有确定的同步关系，一般性的子模块时钟域包括数模转换器、模数转换器以及FPGA等具有模块间确定性延迟要求的电路。

实施例一，如图6所示，假设实际应用中有两个子模块，分别为模块1和模块2，模块1与模块2具有Tmis的采样时钟延迟；各自同步分频器具有Tckq1与Tckq2各自的时钟到数据延迟（Tckq1与Tckq2在数个ps单位到数个ns单位之间）；当时基信号Fb上升沿到达时，模块1正确采样，模块2经历亚稳态采样用，在Tmis+N*fs_cycle后才输出其内部div_clk；其中，其中Tmis在数个ps单位到数个ns单位之间，N在1~2之间，fs_cycle 为采样时钟频率周期；触发同步分频器复位后，粗精度同步步骤结束。

从图6中可以看出，粗精度同步步骤结束之后，两个子模块的内部分频时钟div_clk并没有对齐；但是已经被统一到一个TDC可测量范围区间，此时，跟踪调整步骤开始，TDC以时基信号Fb上升边沿作为开始标志触发，以内部div_clk信号作为结束标志触发，将分别输出各自的延迟数值delay_value，如图6所示：

模块1 的delay_value此时等于Tsetup+Tckq1；Tsetup为相对与模块1采样时钟的Fb建立时间，在数个ps单位到数个ns单位之间；

模块2的delay_vlaue此时等于Tsetup+Tmis+Tckq2+N*fs_cycle；

将各子模块计算得到的delay_value输入状态控制机；

为两个子模块统一定义一个标准延迟量Ttarget，各子模块中的状态控制机认为当各子模块TDC中测得延迟值等于Ttarget时，或位于某个可容忍范围时，各子模块达到同步要求；

模块1中的状态控制机计算到Ttarget – Tsetup - Tckq1得到延迟量（即delay_adjust），并输入模块1中的延时采样器，对其进行调整；

模块2中的状态控制机计算到Ttarget – Tsetup – Tmis - Tckq2 - N*fs_cycle得到延迟量（即delay_adjust），并输入到模块2中的延时采样器，对其进行调整；从而得到精确同步采样信号与内部div_clk分频信号。

系统可以工作在单次、多次以及周期性时基信号触发模式，在多次与同频周期性时基信号模式下，TDC测量可以进行多次平均取得更高的同步精度。

由于系统使用可跨越周期测量的TDC，采样时钟延迟器可同时抵消采样时钟整数周期误差与Tmis采样时钟分布误差；进一步可使用防毛刺（Deglitch）采样延迟器取得动态连续调整的能力。

由于每个子模块使用系统预设的Ttarget，结合TDC当前测量值进行调整，时基信号的整体漂移对本系统的各子模块间的相对同步关系没有影响，可适用于时基信号Fb自身延迟具有较大漂移的系统；只需要在设置Ttarget值与div_clk对应分频比例时预留足够大的冗余空间以囊括亚稳态可能造成的延迟偏移与时基信号Fb自身可能产生的最大漂移即可。