一种S波段雷达系统频率源

摘要

本发明公开了一种S波段雷达系统频率源，包括DDS及接口控制模块、频综模块。DDS及接口控制模块包括FPGA核心控制模块、接口控制电路、DDS电路、时钟控制电路、RS422接口电路；接口控制电路实现TTL单端输入/输出信号的控制；DDS电路实现脉冲波形产生；时钟控制电路实现输入基准时钟的控制；RS422接口电路实现与外部的数据通信。频综模块包括基准源电路、上变频链路、控制电路；基准源电路产生DDS时钟信号；上变频链路输出发射激励信号；控制电路接收外部电源经DC-DC转换后输送给各电路。本发明具有极宽的频率范围，良好的寄生抑制性能，较高的输出频谱纯度，极高的频率分辨率，可产生调频、调幅等波形而且输出频率易于控制，体积小、成本低、功耗小。

说明书

技术领域

本发明属于雷达系统领域，特别涉及一种S波段雷达系统的频率源。

背景技术

S波段雷达系统对频率源的精度、分辨率、频谱纯度、相位噪声以及跳频 转换时间、体积等的性能要求较高。这就要求选用合理的频率合成方式，现行 主要频率合成方式有：直接模拟合成技术、直接数字合成技术和间接频率合成 技术。

直接模拟合成技术是早期使用的一种较为广泛的技术。该技术的优点是具 有极低的相位噪声和极小的频率转换时间，但缺点是实现设备体积大、功耗大 且易产生过多的杂散分量，频谱纯度不高，难以抑制硬件的非线性影响。

直接数字合成技术代表了频率合成技术的方向，是微波频率源数字化的关 键。该技术的优点是相位连续的快速频率切换，极高的频率分辨率，可产生调 频、调幅等波形和小体积、低成本等，但其有限的工作频率、较高的相噪及杂 散限制了它的使用范围。

间接频率合成即利用锁相环PLL构成的频率合成器，是现阶段一种应用较 为广泛的技术。间接频率合成技术的优点：具有极宽的频率范围，良好的寄生 抑制性能，输出频谱纯度很高，而且输出频率易于控制，体积小、成本低等。 但缺点是频率转换时间较长，频率分辨率有限。

以上的频率源合成方式均不能完全满足S波段雷达系统的使用要求。

发明内容

本发明目的是为解决现有频率合成技术不适宜在雷达系统中使用的问题， 提供了一种S波段雷达系统频率源。

本发明的技术方案如下：

一种S波段雷达系统频率源，包括DDS及接口控制模块、频综模块；

所述DDS及接口控制模块包括FPGA核心控制模块、接口控制电路、DDS 电路、时钟控制电路、RS422接口电路，用于波形产生与接口控制；

所述FPGA核心控制模块分别与所述接口控制电路、DDS电路、时钟控制电 路、RS422接口电路相连接，用于RS422通信的UART控制、TTL单端输入信号 的信号采集、TTL单端输出信号的状态控制、输入基准时钟FPGA_CLK的控制， 以及通过DDS控制器控制DDS芯片产生波形，输出线性调频信号；

所述接口控制电路包括TTL单端输入接口、TTL单端输出接口、信号采集 模块、AGC/跳频控制器，所述TTL单端输入接口接收16路TTL单端输入信号， 通过所述信号采集模块送入FPGA核心控制模块，完成TTL单端输入信号的采 集；FPGA核心控制模块通过所述AGC/跳频控制器令所述TTL单端输出接口输 出16路TTL单端输出信号，完成TTL单端输出信号的控制；

所述DDS电路包括DDS芯片、DDS控制器，所述DDS控制器接收FPGA核心 控制模块的控制信号，控制所述DDS芯片实现波形的产生，输出180MHz带宽 最大11MHz的线性调频信号；

所述时钟控制电路包括时钟控制器，所述时钟控制器接收100MHz的基准 时钟FPGA_CLK信号，送入FPGA核心控制模块，完成输入基准时钟FPGA_CLK 的控制；

所述RS422接口电路包括RS422接口、URAT控制器，所述RS422接口包括 2路RS485-4W/RS422信号，通过所述URAT控制器连接到FPGA核心控制模块， 完成RS422通信的UART控制，实现DDS及接口控制模块与外部的数据通信；

所述频综模块包括基准源电路、上变频链路、控制电路；

所述基准源电路采用直接合成技术通过倍频器产生1000MHz的DDS时钟信 号；

所述上变频链路采用超外差混频技术和间接频率合成技术，使所述DDS及 接口控制模块产生的180MHz基带信号与PLL产生的3180MHz±80MHz的本振信 号经混频、滤波、调制、放大后输出3000MHz±80MHz的发射激励信号；

所述控制电路接收外部电源经DC-DC转换后输送给各电路，同时通过接口 传输TTL信号进行PLL跳频以及开关的控制。

本发明的有益技术效果是：

本发明引入了DDS、PLL、直接合成相结合的捷变频率技术，使得传统的频 率源拥有了极宽的频率范围，良好的寄生抑制性能，较高的输出频谱纯度，极 高的频率分辨率，可产生调频、调幅等波形而且输出频率易于控制，体积小、 成本低、功耗小等优点。

同时系统采用了模块化技术、信号自检测技术，提高了系统可靠性和电磁 屏蔽能力、减小了系统体积、降低了维修难度。

附图说明

图1是本发明的DDS及接口控制模块原理框图。

图2是本发明的频综模块原理框图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步说明。

本发明所述的S波段雷达系统频率源包括DDS及接口控制模块、频综模块。

DDS及接口控制模块主要完成接口控制和波形产生功能，其原理框图如图 1所示。DDS及接口控制模块包括FPGA核心控制模块、DDS控制器、DDS芯片、 时钟控制器、URAT控制器、信号采集模块、AGC/跳频控制器、RS422接口、TTL 单端输入接口、TTL单端输出接口。

其中信号采集模块、AGC/跳频控制器、TTL单端输入接口、TTL单端输出 接口组成接口控制电路。接口控制电路主要实现对TTL单端输入信号以及TTL 单端输出信号的控制。

DDS控制器、DDS芯片(AD9910)组成DDS电路。DDS电路主要实现脉冲波 形的产生。

时钟控制器组成时钟控制电路。时钟控制电路主要实现对输入基准时钟 FPGA_CLK的控制

URAT控制器、RS422接口组成RS422接口电路。RS422接口电路主要实现 DDS及接口控制模块与外部的数据通信。

FPGA核心控制模块实现RS422通信的UART控制、TTL单端输入信号的信 号采集、TTL单端输出信号的状态控制、输入基准时钟FPGA_CLK的控制，以及 通过DDS控制器控制DDS芯片实现波形的产生，输出180MHz带宽最大11MHz 的线性调频信号。

DDS及接口控制模块满足雷达系统所要求高频率分辨率，可产生调频、调 幅等波形且输出频率易于控制，体积小、成本低、功耗小、重量轻等要求。

频综模块原理框图如图2所示。频综模块包括基准源电路、上变频链路、 控制电路三部分。

基准源电路采用直接合成技术通过倍频器产生1000MHz的DDS时钟信号。

上变频链路采用超外差混频技术和间接频率合成技术。DDS及接口控制模 块的180MHz基带信号，与PLL产生的本振信号3180MHz±80MHz经混频、滤波、 调制、放大后输出3000MHz±80MHz的发射激励信号Ft。

控制电路接收外部电源经DC-DC转换后输送给各电路，同时通过接口传输 TTL信号进行PLL跳频以及开关的控制。

以上所述的仅是本发明的优选实施方式，本发明不限于以上实施例。可以 理解，本领域技术人员在不脱离本发明的精神和构思的前提下直接导出或联想 到的其他改进和变化，均应认为包含在本发明的保护范围之内。