一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构

摘要

本发明涉及一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，包括有1张上带状PCB单面板(1)和1张下带状PCB双面板(2)，从上至下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉(3)紧密衔接，相结合构成一个叠层式模块化结构整体，其中：下带状PCB双面板(2)，下面设置有敷铜镀银层(27)，上面设置有上蛇形带状印制线(21)、上蛇形带状印制线(22)、上蛇形带状印制线(23)、衰减补偿电路(24)、衰减补偿电路(25)和敷铜层(26)；上带状PCB单面板(1)，朝上一面为敷铜镀银层(11)，朝下一面为介质基板(12)；制作出的U/V波段大功率宽带双定向耦合器，具有体积小、驻波性能良好、插入损耗低、可承受大功率等特点。

说明书

技术领域

本发明涉及一种双定向耦合器架构，特别是一种高性能U/V波段大功率宽 带双定向耦合器带状三维版图的拓扑架构。

背景技术

定向耦合器是一种可以将信号功率按照一定比例进行分配的电子器件。经 功率分配后的信号，其相位也满足一定的关系。耦合器在所有四个端口均匹配 于特性阻抗，这使得它可以方便地被嵌入到其它电路或子系统之中。

随着大功率电子通信系统复杂度和集成度的不断提高，具有采样输入输出 电压驻波比的模块成为整个系统的关键组成部分。比如，对于工作在U/V波段 的大功率电台，在天线口需要及时监测反射功率，以防止强反射功率损坏整机； 要解决这个问题，多数场合会采用具备低插入损耗的高性能大功率宽带双定向 耦合器，在天线口接收和发射功率时，均可对电压驻波比进行取样检测。

通过采用不同的耦合介质、耦合结构、布线方式及带线尺寸，可制成各种 性能的定向耦合器。目前国内对于U/V频段的具备小尺寸、低插入损耗、高耦 合平整度、耐大功率等性能的双定向耦合器，依旧依赖进口，这是业内人士亟 待解决的问题。

发明内容

本发明的目的在于解决上述已有技术的不足，提供设计合理、性能可靠的 一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构。

为了达到上述目的，本发明所采用的技术方案是：

一种U/V波段大功率宽带双定向耦合器带状三维版图拓扑架构，包括有1 张上带状PCB单面板1和1张下带状PCB双面板2，从上至下依次通过设置有安 装定位孔h1、安装定位孔h2，并经铆钉3紧密衔接，相结合构成一个叠层式模 块化结构整体，其中：

所述下带状PCB双面板2，上面又分别设置有上蛇形带状印制线21、上蛇 形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25 和敷铜层26，用以使正向耦合端口和反向耦合端口输出波动较小的射频功率； 所述下带状PCB双面板2，下面设置有敷铜镀银层27，用以射频接地。

所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23 的耦合部分弯曲处设置为圆弧过渡，且圆弧的半径大于1.5倍弯曲处带状印制 线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能。

所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23 的蛇形带状印制线弯曲次数为6处，用以减小阻抗不连续性，提高耦合器的整 体性能。

所述上蛇形带状印制线21，又包括有非耦合线211、耦合线212和非耦合 线213；非耦合线211，引出用作耦合器整体的输入端口；非耦合线213，引出 用作耦合器整体的直通端口；耦合线212，用以与带状印制线22的耦合线222、 带状印制线23的耦合线232相耦合。

所述上蛇形带状印制线22，又包括有非耦合线221、耦合线222和非耦合 线223；非耦合线221，连接至50欧姆贴片电阻R7接敷铜层26；非耦合线223， 连接至衰减补偿电路24，引出用作耦合器整体的反向耦合端口；耦合线222， 用以与带状印制线21的耦合线212相耦合。

所述上蛇形带状印制线23，又包括有非耦合线231、耦合线232和非耦合 线233；非耦合线231，连接至衰减补偿电路25，引出用作耦合器整体的正向耦 合端口；非耦合线233，连接至50欧姆贴片电阻R8接敷铜层26；耦合线232， 用以与带状印制线21的耦合线212相耦合。

所述衰减补偿电路24，又包括有贴片电阻R1、贴片电阻R2、贴片电阻R3 和贴片电容C1，为T型电路结构；贴片电阻R1、贴片电阻R2同时与贴片电阻 R3、贴片电容C1相交于C点；贴片电阻R1的A端，连接至非耦合线223；贴片 电阻R2的B端，引出用作耦合器整体的反向耦合端口；贴片电阻R3、贴片电容 C1，并联接敷铜层26，用以射频接地。

所述衰减补偿电路25，又包括有贴片电阻R4、贴片电阻R5、贴片电阻R6 和贴片电容C2，为T型电路结构；贴片电阻R4、贴片电阻R5同时与贴片电阻 R6、贴片电容C2相交于C点；贴片电阻R4的A端，连接至非耦合线231；贴片 电阻R5的B端，引出用作耦合器整体的正向耦合端口；贴片电阻R6、贴片电容 C2，并联接敷铜层26，用以射频接地。

所述敷铜层26，又包括有地孔h3；通过地孔h3，使敷铜层26与衰减补偿 电路24、衰减补偿电路25和下带状PCB双面板2的敷铜镀银层27射频共地， 用以减小接地阻抗。

所述上带状PCB单面板1，朝上一面设置为敷铜镀银层11；朝下一面为介 质基板12，且介质基板12与下带状PCB双面板2中的上蛇形带状印制线21、 上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电 路25和敷铜层26相衔接，用以构成一个叠层式模块化结构整体；所述上带状 PCB单面板1，上面又设置有开窗W1、开窗W2、开窗W3和开窗W4；开窗W1用 以为贴片电阻R7提供安装空间，开窗W2用以为衰减补偿电路25的贴片电阻R4、 贴片电阻R5、贴片电阻R6和贴片电容C2提供安装空间，开窗W3用以为贴片电 阻R8提供安装空间，开窗W4用以为衰减补偿电路24的贴片电阻R1、贴片电阻 R2、贴片电阻R3和贴片电容C1提供安装空间。

所述上带状PCB单面板1的敷铜镀银层11和下带状PCB双面板2的敷铜镀 银层27用以射频接地，通过在安装定位孔h1、安装定位孔h2中安装铆钉3实 现射频共地，用以减小接地阻抗。

本发明的显著效果：

三维尺寸较小，驻波性能良好，插入损耗小，可承受200W的大功率，可以 满足U/V波段大功率电台，对低插入损耗的大功率宽带双定向耦合器的需求， 即在天线口接收和发射功率时，均可对驻波进行取样检测，以防止强反射功率 损坏整机。

附图说明：

图1是本发明整体架构示意图；

图2为本发明衰减补偿电路24的电原理图；

图3为本发明衰减补偿电路25的电原理图；

图4是本发明插入损耗及驻波性能的测试结果图；

图5是本发明正向耦合端口耦合度的测试结果图；

图6是本发明反向耦合端口耦合度的测试结果图；

图中符号说明：

1是上带状PCB单面板；

2是下带状PCB双面板；

3是安装铆钉；

11是上带状PCB单面板1的敷铜镀银层；

12是上带状PCB单面板1的介质基板；

21是下带状PCB双面板2的上蛇形带状印制线；

22是下带状PCB双面板2的上蛇形带状印制线；

23是下带状PCB双面板2的上蛇形带状印制线；

24是下带状PCB双面板2的衰减补偿电路；

25是下带状PCB双面板2的衰减补偿电路；

26是下带状PCB双面板2的敷铜层；

27是下带状PCB双面板2的敷铜镀银层；

211是上蛇形带状印制线21的非耦合线；

212是上蛇形带状印制线21的耦合线；

213是上蛇形带状印制线21的非耦合线；

221是上蛇形带状印制线22的非耦合线；

222是上蛇形带状印制线22的耦合线；

223是上蛇形带状印制线22的非耦合线；

231是上蛇形带状印制线23的非耦合线；

232是上蛇形带状印制线23的耦合线；

233是上蛇形带状印制线23的非耦合线；

h1是上带状PCB单面板1的安装定位孔；

h2是下带状PCB双面板2的安装定位孔；

h3是敷铜层26的地孔；

W1、W2、W3、W4是上带状PCB单面板1的开窗；

R7、R8是50欧姆贴片电阻；

具体实施方式

请参阅图1至图6所示，为本发明具体实施例。

结合附图1至附图3可以看出：

本发明包括有1张上带状PCB单面板1和1张下带状PCB双面板2，从上至 下依次通过设置有安装定位孔h1、安装定位孔h2，并经铆钉3紧密衔接，相结 合构成一个叠层式模块化结构整体，其中：

所述下带状PCB双面板2，上面又分别设置有上蛇形带状印制线21、上蛇 形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电路25 和敷铜层26，用以使正向耦合端口和反向耦合端口输出波动较小的射频功率； 所述下带状PCB双面板2，下面设置有敷铜镀银层27，用以射频接地；采用蛇 形带状印制线，用以缩小器件整体尺寸。

所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23 的耦合部分弯曲处设置为圆弧过渡，且圆弧的半径大于1.5倍弯曲处带状印制 线的线宽，用以减小阻抗不连续性，提高耦合器的整体性能；本实例上蛇形带 状印制线21、上蛇形带状印制线22和上蛇形带状印制线23的耦合部分弯曲处 圆弧的半径取2倍弯曲处带状印制线的线宽。

所述上蛇形带状印制线21、上蛇形带状印制线22和上蛇形带状印制线23 的蛇形带状印制线弯曲次数为6处，用以减小阻抗不连续性，提高耦合器的整 体性能。

所述上蛇形带状印制线21，又包括有非耦合线211、耦合线212和非耦合 线213；非耦合线211，引出用作耦合器整体的输入端口；非耦合线213，引出 用作耦合器整体的直通端口；耦合线212，用以与带状印制线22的耦合线222、 带状印制线23的耦合线232相耦合。

所述上蛇形带状印制线22，又包括有非耦合线221、耦合线222和非耦合 线223；非耦合线221，连接至50欧姆贴片电阻R7接敷铜层26；非耦合线223， 连接至衰减补偿电路24，引出用作耦合器整体的反向耦合端口；耦合线222， 用以与带状印制线21的耦合线212相耦合。

所述上蛇形带状印制线23，又包括有非耦合线231、耦合线232和非耦合 线233；非耦合线231，连接至衰减补偿电路25，引出用作耦合器整体的正向耦 合端口；非耦合线233，连接至50欧姆贴片电阻R8接敷铜层26；耦合线232， 用以与带状印制线21的耦合线212相耦合。

所述衰减补偿电路24，又包括有贴片电阻R1、贴片电阻R2、贴片电阻R3 和贴片电容C1，为T型电路结构；贴片电阻R1、贴片电阻R2同时与贴片电阻 R3、贴片电容C1相交于C点；贴片电阻R1的A端，连接至非耦合线223；贴片 电阻R2的B端，引出用作耦合器整体的反向耦合端口；贴片电阻R3、贴片电容 C1，并联接敷铜层26，用以射频接地。

所述衰减补偿电路25，又包括有贴片电阻R4、贴片电阻R5、贴片电阻R6 和贴片电容C2，为T型电路结构；贴片电阻R4、贴片电阻R5同时与贴片电阻 R6、贴片电容C2相交于C点；贴片电阻R4的A端，连接至非耦合线231；贴片 电阻R5的B端，引出用作耦合器整体的正向耦合端口；贴片电阻R6、贴片电容 C2，并联接敷铜层26，用以射频接地。

所述敷铜层26，又包括有地孔h3；通过地孔h3，使敷铜层26与衰减补偿 电路24、衰减补偿电路25和下带状PCB双面板2的敷铜镀银层27射频共地， 用以减小接地阻抗。

所述上带状PCB单面板1，朝上一面设置为敷铜镀银层11；朝下一面为介 质基板12，且介质基板12与下带状PCB双面板2中的上蛇形带状印制线21、 上蛇形带状印制线22和上蛇形带状印制线23及衰减补偿电路24、衰减补偿电 路25和敷铜层26相衔接，用以构成一个叠层式模块化结构整体；所述上带状 PCB单面板1，上面又设置有开窗W1、开窗W2、开窗W3和开窗W4；开窗W1用 以为贴片电阻R7提供安装空间，开窗W2用以为衰减补偿电路25的贴片电阻R4、 贴片电阻R5、贴片电阻R6和贴片电容C2提供安装空间，开窗W3用以为贴片电 阻R8提供安装空间，开窗W4用以为衰减补偿电路24的贴片电阻R1、贴片电阻 R2、贴片电阻R3和贴片电容C1提供安装空间。

所述上带状PCB单面板1的敷铜镀银层11和下带状PCB双面板2的敷铜镀 银层27用以射频接地，通过在安装定位孔h1、安装定位孔h2中安装铆钉3实 现射频共地，用以减小接地阻抗。

从图4还可以看出：

本发明实施例插入损耗及输入驻波性能的测试结果，如图中所示插入损耗 |S21|小于0.3dB；另外，耦合器的驻波性能|S11|大于15dB。

从图5、图6还可以看出：

本发明实施例正向耦合端口及反向耦合端口耦合度的测试结果，其中耦合 器正向耦合端口的耦合度整个频段内大于40dB，耦合度波动全段小于3dB；其 中耦合器反向耦合端口的耦合度整个频段内大于40dB，耦合度波动全段小于 3dB。

由此可见，在保证器件较小尺寸前提下，可以满足大功率电台对低插入损 耗的大功率宽带双定向耦合器的需求。

值得说明的是：

所述上蛇形带状印制线21、上蛇形带状印制线22、上蛇形带状印制线23 的线宽、耦合间距、对地的距离以及基板材料等参数要选取合适，否则无法满 足器件承受大功率的要求；PCB加工工艺的精度和衰减补偿电路中贴片电阻、贴 片电容的参数值及性能也决定了器件的性能。

本发明实施例中下带状PCB双面板2的型号为微波复合介质敷铜箔基片 TP-2，上带状PCB单面板1的型号均为微波复合介质敷铜箔基片TP-1。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通 技术人员来说，在不脱离本发明所揭示的前提上，还可以做出若干改进和润饰， 这些修改、等同替换和改进等，均应包含在本发明的保护范围内。