有限冲击响应数字滤波器及其实现方法

摘要

本发明提供了一种有限冲击响应数字滤波器及其实现方法，该滤波器包括提取模块、脉冲响应模块和处理模块，其中：所述提取模块，用于根据所述FIR数字滤波器的输入信号提取出脉冲信号；所述脉冲响应模块，用于根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出；所述处理模块，用于对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号。上述FIR数字滤波器及其实现方法，较好地解决了当输入信号为矩形波或阶梯波时，现有的FIR滤波器需要大量乘法器和加法器的问题，从而达到了降低资源使用、提高系统运行速度的效果。

说明书

技术领域

本发明涉及数字信号处理技术领域，尤其涉及一种有限冲击响应数字滤波器及其实现方法。

背景技术

有限冲击响应(Finite Impulse Response，FIR)数字滤波器是数字信号处理系统中最基本的元件，它可以在保证任意幅频特性的同时具有严格的线性相频特性，其单脉冲响应是有限的，没有输入到输出的反馈，是稳定的系统。因此，FIR滤波器在通信、图像处理、模式识别等领域都有着广泛的应用。

FIR数字滤波器可以通过传统的乘累加结构来实现。传统的乘累加器结构，就是进行乘累加运算。输入信号x(n)经过FIR滤波器的过程是一个输入信号与单位脉冲响应进行线性卷积的过程，即：

$>y\left(n\right)=\underset{i=0}{\overset{L-1}{\Sigma }}h\left(i\right)x(n-i)$>

其中，y(n)为滤波器的输出，h(i)为滤波器的单脉冲响应，L-1为滤波器的阶数。从表达式可以看出，每次输出y(n)需要进行L次乘法和L-1次加法操作实现乘累加之和。

传统的乘累加器结构需要使用L个乘法器和L-1个加法器资源，而且随着滤波器的阶数越大，需要的乘法器和加法器越多，占用的硬件资源也就越大。对于一些特殊的应用场合，例如超高频无源射频识别阅读器的前向波形成形滤波，其输入波形为矩形波或者阶梯波，为了达到较好的滤波效果需要使用高阶的FIR滤波器，如果采用传统的乘累加结构，会占用大量的硬件资源，增加设备的成本。

发明内容

本发明提供了一种有限冲击响应数字滤波器及其实现方法，以解决当输入信号为矩形波或阶梯波时，现有的FIR滤波器需要大量乘法器和加法器，占用大量的硬件资源，增加设备的成本的问题。

本发明提供了一种有限冲击响应(FIR)数字滤波器，包括提取模块、脉冲响应模块和处理模块，其中：

所述提取模块，用于根据所述FIR数字滤波器的输入信号提取出脉冲信号；

所述脉冲响应模块，用于根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出；

所述处理模块，用于对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号。

优选地，所述脉冲响应模块为一个或多个。

优选地，所述FIR数字滤波器还包括分配器，其中：

所述分配器，用于将所述脉冲信号分配给N个脉冲响应模块，N的取值不小于所述输入信号在单位脉冲响应时间长度内发生变化的最大次数；

所述处理模块包括加法器和积分器，其中：

所述加法器，用于对所述N个脉冲响应模块输出的脉冲响应信号进行求和，得到所述脉冲响应信号的叠加信号；

所述积分器，用于对所述叠加信号进行积分，并将积分结果作为该FIR滤波器的输出信号。

优选地，若所述脉冲响应模块为一个，则所述处理模块包括积分器，所述积分器，用于对该脉冲响应模块输出的脉冲响应信号进行积分，并将积分结果作为该FIR滤波器的输出信号。

优选地，所述脉冲响应模块包括检测单元、指针计数器、FIR系数表和乘法器，其中：

所述FIR系数表，用于保存所述FIR滤波器的系数；

所述检测单元，用于对脉冲信号进行检测，当检测到脉冲信号时，启动所述指针计数器；

所述指针计数器，用于查询所述FIR系数表，从所述FIR系数表中依次取出所述FIR滤波器的系数；

所述乘法器，用于对所述脉冲信号的幅度和所述系数相乘，并输出相乘结果。

本发明还提供了一种上述有限冲击响应(FIR)数字滤波器的实现方法，该方法包括：

所述提取模块根据所述FIR数字滤波器的输入信号提取出脉冲信号；

所述脉冲响应模块根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出；以及

所述处理模块对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号。

优选地，所述脉冲响应模块为一个或多个。

优选地，所述方法还包括：

将所述脉冲信号分配给N个脉冲响应模块，N的取值不小于所述输入信号在单位脉冲响应时间长度内发生变化的最大次数；

所述处理模块对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号包括：

所述加法器对所述N个脉冲响应模块输出的脉冲响应信号进行求和，得到所述脉冲响应信号的叠加信号；以及

所述积分器对所述叠加信号进行积分，并将积分结果作为该FIR滤波器的输出信号。

优选地，若所述脉冲响应模块为一个，则所述处理模块对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号包括：

所述积分器对该脉冲响应模块输出的脉冲响应信号进行积分，并将积分结果作为该FIR滤波器的输出信号。

优选地，在所述脉冲响应模块根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号之前，所述方法还包括：

将所述FIR滤波器的系数保存在所述FIR系数表中；

所述脉冲响应模块根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出包括：

所述检测单元对脉冲信号进行检测，当检测到脉冲信号时，启动所述指针计数器；

所述指针计数器查询所述FIR系数表，从所述FIR系数表中依次取出所述FIR滤波器的系数；以及

所述乘法器对所述脉冲信号的幅度和所述系数相乘，并输出相乘结果。

上述FIR数字滤波器及其实现方法，较好地解决了当输入信号为矩形波或阶梯波时，现有的FIR滤波器需要大量乘法器和加法器的问题，从而达到了降低资源使用、提高系统运行速度的效果。

附图说明

图1是本发明的FIR数字滤波器的结构示意图；

图2是本发明的脉冲响应模块的结构示意图；

图3是本发明658阶FIR低通滤波器实施例的冲击响应曲线示意图；

图4是本发明658阶FIR低通滤波器实施例的一个输入信号波形示意图；

图5是对图4中的输入信号进行微分提取后的脉冲信号；

图6是本发明实施例中第0个脉冲响应模块的输入信号波形示意图；

图7是本发明实施例中第1个脉冲响应模块的输入信号波形示意图；

图8是本发明实施例中第0个脉冲响应模块的输出信号波形示意图；

图9是本发明实施例中第1个脉冲响应模块的输出信号波形示意图；

图10是本发明实施例中加法器的输出信号波形示意图；

图11是本发明658阶FIR低通滤波器的输出信号波形示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

当输入波形是矩形波或者阶梯波时，其时域波形变化缓慢，大部分时间保持恒定电平，因此可以将变化的部分提取出来，形成一系列幅度不同的脉冲组成的脉冲信号，对脉冲信号进行FIR滤波，再对滤波结果进行积分，其积分输出等价于原信号经过FIR滤波器的滤波结果。

本发明提供了一种FIR数字滤波器，该FIR数字滤波器包括提取模块、脉冲响应模块和处理模块，其中：

所述提取模块，用于根据所述FIR数字滤波器的输入信号提取出脉冲信号；

所述脉冲响应模块，用于根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出；

所述处理模块，用于对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号。

其中，所述脉冲响应模块可以为一个或多个。若所述脉冲响应模块为一个，则所述处理模块包括积分器，所述积分器，用于对该个脉冲响应模块输出的脉冲响应信号进行积分，并将积分结果作为该FIR滤波器的输出信号。

另外，所述FIR数字滤波器还可以包括分配器，该分配器，用于将所述脉冲信号分配给N个脉冲响应模块，N的取值不小于所述输入信号在单位脉冲响应时间长度内发生变化的最大次数。此时，所述处理模块包括加法器和积分器，其中：所述加法器，用于对所述N个脉冲响应模块输出的脉冲响应信号进行求和，得到所述述脉冲响应信号的叠加信号；所述积分器，用于对所述叠加信号进行积分，并将积分结果作为该FIR滤波器的输出信号；该种类型的FIR数字滤波器的结构可参见图1。

具体地，所述脉冲响应模块可以包括检测单元、指针控制器、FIR系数表和乘法器，其结构如图2所示，其中：所述FIR系数表，用于保存所述FIR滤波器的系数；所述检测单元，用于对脉冲信号进行检测，当检测到脉冲信号时，启动所述指针控制器；所述指针控制器，用于查询所述FIR系数表，从所述FIR系数表中依次取出所述FIR滤波器的系数；所述乘法器，用于对所述脉冲信号的幅度和所述系数相乘，并输出相乘结果。

本发明还提供了一种上述FIR数字滤波器的实现方法，该方法包括：

提取模块根据所述FIR数字滤波器的输入信号提取出脉冲信号；

脉冲响应模块根据所述提取模块提取出的脉冲信号的幅度和预存的所述FIR数字滤波器的系数获得脉冲响应信号并输出；以及

处理模块对所述脉冲响应模块输出的所述脉冲响应信号进行处理，并将处理结果作为该FIR滤波器的输出信号。

如图1所示的FIR数字滤波器的实现方法包括：

步骤1、将FIR滤波器的单位脉冲响应存储在一张表中作为FIR滤波器的系数；

步骤2、输入信号经过提取模块101进行微分，提取出脉冲信号；

步骤3、脉冲信号经过分配器102按顺序依次分配给脉冲响应池103中的N个脉冲响应模块，N的取值不小于输入信号在单位脉冲响应时间长度内发生变化的最大次数；

脉冲响应池103由第0个脉冲响应模块104、第1个脉冲响应模块105、第2个脉冲响应模块106....和第N-1个脉冲响应模块107共N个脉冲响应模块组成，N个脉冲响应模块输出的结果分别是S₀、S₁、S₂......S_N-1；

各个如图2所示的脉冲响应模块的处理过程为：输入脉冲信号送入检测单元201进行检测，当检测到脉冲信号时，启动指针控制器202进行查表，由于FIR系数为有限个，且预先按顺序存储在FIR系数表中，因此可以通过指针依次按顺序取出FIR系数表203中的FIR系数，FIR系数和输入脉冲信号的幅度输入到乘法器204中，其相乘结果作为该脉冲响应模块的输出；

步骤4、脉冲响应池103输出的N个脉冲响应信号S₀、S₁、S₂......S_N-1输入给加法器109进行相加求和，输出信号为S；

步骤5、求和后的信号S再输入到积分器110中进行积分，积分后的结果作为该滤波器的输出。

如果输入信号变化的间隔时间小于FIR滤波器的单位脉冲响应时间长度，则需要采用分配器给多个脉冲响应模块分配脉冲信号，然后由多个脉冲响应模块输出各自的脉冲响应，再对所有的多个脉冲响应模块输出的脉冲响应进行求和、积分运算。

如果输入信号变化的间隔时间大于FIR滤波器的单位脉冲响应时间长度，则只需要一个脉冲响应模块，该脉冲响应模块根据输入的脉冲信号的幅度计算并输出脉冲响应，然后进行积分。

本发明以一个658阶的低通FIR滤波器为例来说明FIR数字滤波器的实现过程，如图3所示，是本发明658阶FIR低通滤波器的冲击响应曲线示意图，如图4所示，是本发明658阶FIR低通滤波器的一个输入信号的波形示意图，其波形为台阶波，该658阶FIR低通滤波器的实现方法包括：

步骤S10、将658阶FIR滤波器的单位脉冲响应作为FIR滤波器的系数存储在FIR系数表中；

根据图3所示的单位脉冲响应获得FIR滤波器的系数；

步骤S20、将图4中的阶梯输入数据进行微分提取，提取后的脉冲信号如图5所示；

由于在该滤波器的单位脉冲响应长度内发生变化的最大次数为2(如图5中的2号和3号脉冲信号)，取N为2，因此脉冲响应池中设计有两个脉冲响应模块；当然，也可以设计三个或更多个脉冲响应模块，但是为了充分利用资源，该实施例中只采用两个脉冲响应模块；

步骤S30、在分配器中对脉冲信号进行计数，如图5中的1，2，3，4，5，6，7，8分别表示对各个脉冲的计数结果，根据计数结果依次分配给脉冲响应池中的两个脉冲响应模块，将奇数脉冲(1，3，5，7)分配至第0个脉冲响应模块，偶数脉冲(2，4，6，8)分配至第1个脉冲响应模块；图6和图7分别是第0个脉冲响应模块和第1个脉冲响应模块的输入信号波形示意图；

由于在该实施例中，在该FIR滤波器的单位脉冲响应时间长度内发生变化的最大次数为两次，而这两次对应于图5中的2号和3号脉冲信号，因此，只要将2号和3号脉冲信号分别分配至第0个和第1个脉冲响应模块即可；其他脉冲信号可以均分配至第0个脉冲响应模块或第1个脉冲响应模块；也可以随机分配几个至第0个脉冲响应模块，剩余几个分配至第1个脉冲响应模块；优选地，是将奇数脉冲(1，3，5，7)分配至第0个脉冲响应模块，偶数脉冲(2，4，6，8)分配至第1个脉冲响应模块；或者，将奇数脉冲(1，3，5，7)分配至第1个脉冲响应模块，偶数脉冲(2，4，6，8)分配至第0个脉冲响应模块，该种分配方案可以更好地提高处理效率；

步骤S40、各个脉冲响应模块将输入的脉冲信号分别送入检测单元进行检测，当检测到脉冲信号时，启动指针计数器进行查表，通过指针取出表中的FIR系数，将该FIR系数和脉冲信号的幅度相乘，得到脉冲响应信号。图8是第0个脉冲响应模块输出的脉冲响应信号S0；图9是第1个脉冲响应模块输出的脉冲响应信号S1；

步骤S50、脉冲响应池输出的脉冲响应信号S0和S1输入至加法器进行相加，得到如图10所示的波形S；

步骤S60、对S信号进行积分，将积分后的结果作为该滤波器的输出；图11是本发明658阶低通FIR滤波器的输出波形。

上述实施例只需要两个乘法器和两个加法器实现(确切地，此处应该是一个加法器和一个积分器，由于积分器本质上是累加器，是加法结果和新输入数据的相加，因而写成两个加法器)，如果采用传统的乘累加结构实现，则需要使用659个乘法器和658加法器。若FIR数字滤波器采用对称结构，则乘法器的个数可以减半为329个，即便如此，需要的乘法器也较多，因此从实例和仿真结果可以看出，在输入波形为阶梯波或者矩形波时，采用本发明的方法能够解决现有技术中FIR滤波器需要大量乘法器和加法器的问题，达到了降低资源使用、提高系统运行速度的效果。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，上述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。

以上实施例仅用以说明本发明的技术方案而非限制，仅仅参照较佳实施例对本发明进行了详细说明。本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的权利要求范围当中。