HSPA+系统定时同步保持方法

摘要

本发明涉及HSPA+系统定时同步保持方法，若首先检测到HS-SCCH，则提取HS-SCCH或/和HS-PDSCH的midamble数据，计算定时同步偏移值；若首先检测到E-AGCH，则提取E-AGCH或/和E-HICH的midamble数据，计算定时同步偏移值；若同时检测到HS-SCCH和E-AGCH，则提取其中一个信道的midamble数据，计算定时同步偏移值；若均未检测到HS-SCCH和E-AGCH，则切换到主频，提取PCCPCH信道的midamble数据或者Dwpts数据，计算定时同步偏移值；本发明采用一切可用下行信道获取定时同步偏移值，保证下行信道信息的实时性与样本参考量。

说明书

技术领域

本发明涉及增加型第三代移动通信时分同步码分多址TD-SCDMA系统 HSPA+系统定时同步保持方法。

背景技术

HSPA+系统是时分同步码分多址TD-SCDMA系统的增加型系统，其帧结构 与TD-SCDMA系统一致，一个5ms子帧又分为3个特殊时隙和7个常规时隙， 3个特殊时隙分别为下行导频时隙(Dwpts)、保护时隙(GP)和上行导频时隙 (UpPTS)。7个常规时隙用于传送用户的数据或控制信息，TS0总是固定地用作 下行时隙来发送系统广播信息，而TS1总是固定分配给上行链路，其他时隙可 以根据系统要求灵活配置为上行时隙或下行时隙，实现对称业务或非对称业务 的传输。对支持多频点的小区，同一UE所占用的上下行时隙在同一频点。上行 时隙和下行时隙之间由转换点分开，每个5ms的子帧有两个转换点(UL到DL 和DL到UL)。一个时隙内的数据结构也叫做突发，常规时隙的突发由两个长度 分别为352chip的数据块、一个长为144hcip的中间码(midamble码)和一个长为 16hcip的GP组成，突发的持续时间是一个时隙。常规时隙的一个突发的数据块 总长度为704chip，由信道化码和扰码共同扩频。

信道化码是一个正交可变扩频因子(OVSF)码，对于下行链路其扩频因子只 可以为1或16，而对于上行链路则可以取1，2，4，8或16，物理信道的信息 速率与调制后的符号速率相关，而符号速率取决于信道化码的扩频因子和系统 的码速率。TD-SCDMA系统的码速率为1.28Mhcips，因此其调制后的符号速率 变化范围为为80.0kbps-1.28Mbps。TD-SCDMA系统规定一个移动台在同一个时 隙最多能够采用两个信道化码来实现多码传输。中间码也叫训练序列，主要用 于信道估计，在一个小区中所有突发的基本中间码(Basic Midamble码)相同，但 可采用不同的偏移。

HSPA+环境下TD-SCDMA系统传输信道是由L1提供给高层的服务，它是 根据在空中接口上如何传输及传输什么特性的数据来定义的，包括：

高速下行共享信道(HS-DSCH)是一种被几个UE共享的下行传输信道， 用于承载专用控制数据或业务数据，HS-DSCH和一个下行DPCH和一个或者几 个共享控制信道(HS-SCCH)相伴随；

共享控制信道(HS-SCCH)是一个携带用于HS-DSCH高层控制信息的下 行物理信道。物理层根据3GPP TS 25.222处理这些信息并且在HS-SCCH上传 送作为结果的比特，在随机接入过程中的前向接入状态(CELL_FACH)或空 闲模式下的搜寻呼(CELL_PCH)状态下，HS-SCCH指令携带上行同步建立 命令。如果UE支持多个载波的HS-DSCH发送，对应每个载波的HS-DSCH都 各自使用独立的HS-SCCH用于控制信息的传输。用来控制同一UE同一载波上 的HS-DSCH的HS-SCCH与HS-SICH需要在同一个载波上；

DCH绝对许可信道(E-AGCH)是一条承载上行增强专用信道E-DCH绝对许 可控制信息的下行物理信道；

E-DCH自动返回重传(E-DCH HARQ)确认指示信道E-HICH承载一个或 者多个用户的应答指示，E-HICH包含8个空闲比特位。一个小区的E-HICH数 量是由系统配置的。调度传输和非调度传输的应答指示在不同的E-HICH上发 送。对于调度传输，每个用户的调度传输最多能配置四条E-HICH。对于非调度 传输，E-HICH不仅承载HARQ应答指示，还承载发射功率控制TPC和同步偏 移SS命令。

PCCPCH承载广播信息，固定在主频TS0的前两个码道下行发送。

HSUPA业务时序关系图如图1所示，在上行增强中引入HARQ技术以实现 数据的快速重传。数据的传输需要通过以下步骤：首先通过E-AGCH信道将 Node-B调度实体所分配给UE的资源(时隙码道功率)传输到UE；UE使用 分配的物理资源传输上行数据；UE通过接收E-HICH得到上行控制信道 (E-PUCH)传输的反馈。以上过程需要满足一定的时序关系。该机制需要 E-AGCH开始到分配给相应E-PUCH的第一个激活时隙的最小时间，在该时间 段内，UE完成E-AGCH信息的接收及根据E-AGCH信息配置相关资源等处理； 该间隔称为nE-AGCH，为7个时隙。UE收到E-AGCH后，认为E-AGCH中指 示的资源(时隙码道)将在E-AGCH开始传输的第六个时隙激活并可以使用。 并且不考虑DwPTS和UpPTS。E-PUCH传输时间间隔(TTI)最后一个激活时 隙的开始时间和E-HICH开始传输正确/不正确(ACK/NACKs)应答指示之间的 时间间隔，该间隔定义为nE-HICH，由高层配置，其取值范围为4到15个时隙。 实现过程需要把E-AGCH、E-PUCH、E-HICH之间的时隙关系转换为E-AGCH、 E-PUCH、E-HICH之间的帧号关系。

HSDPA业务时序关系图如图2所示，对一个指定UE，在携带HS-DSCH 相应信息的HS-SCCH和第一个指示的HS-DSCH(时间上)之间有一个n_HS-SCCH≥3时隙的偏移。UE在下一个有效的伴随HS-SICH上发送HS-DSCH相应的 ACK/NACK需要有以下限定：对一个指定UE，在最后一个分配的HS-PDSCH (时间上)和HS-SICH之间有一个n_HS-SICH≥9时隙的偏移。因此，HS-SICH传 输需要总是在HS-DSCH后隔一个子帧中进行。根据上述SCCH，DSCH，SICH的 时隙关系转换为帧关系，即SCCH和DSCH和SICH的关系是N，N+1，N+3。在 该限制中不考虑DwPTS和UpPTS。

对于CDMA系统来说，对接收同步影响的因素主要有三个，载波频率偏差、 样值定时偏差和符号定时偏差，而载波频率偏差和样值定时偏差都是由硬件产 生，符号定时偏差是由NodeB与UE的距离、无线环境造成。由于以上情况的 机理不同，故其相应的调整公式不同。但实测表明，载波频率偏差、样值定时 偏差在较短时间内保持不变，且载波频率偏差可通过频率同步保持方案进行相 应补偿，故本发明中主要针对由符号定时偏差引起的同步偏移的处理，所述同 步偏移均为由符号定时偏差引起的同步偏移。

HSPA+系统对定时同步算法有较大的影响，主要体现在：在下行方面，随 着A-DPCH的裁剪，下行定时同步算法在HSPA应用中失去稳定的参考信息， 并且诸如HS-SCCH、E-AGCH、HS-PDSCH、E-HICH等下行信道均不同程度的 具备间断特征；特别是连接模式(CELL-DCH)、CELL-FACH状态下的非连续 接收(DRX)场景，极端情形前述下行目标信道将无限期的缺失；导致下行定 时同步的跟踪与保持无从谈起；而上行方向上遭遇相同的问题，UTRAN侧依据 上行方向的HS-SICH、E-UCCH等信道获取UE上行定时同步信息，并在 HS-SCCH、E-AGCH、E-HICH等信道中携带SS信息指导UE侧上行调整；显 然，当极端情形下HSPA信道无限期缺失时，其SS控制字无从承载，导致上行 同步的跟踪与保持完全瘫痪；因此之前固定用DPCH来计算定时同步偏差这种 原有的定时同步算法不能适应于HSPA+系统，并且HS-SCCH、E-AGCH、 HS-PDSCH、E-HICH等下行信道的间断特性，导致下行定时同步算法无法获得 足够定时同步统计的样本值，进而使得同步保持失败。

发明内容

本发明所解决的技术问题在于在于提供用于HSPA+系统的定时同步保持方 法，使用基于HS-SCCH、E-AGCH、HS-PDSCH、E-HICH等一切可用下行信道 的定时同步方法，克服裁减A-DPCH后下行定时同步算法在HSPA+应用中失去 稳定的参考信息的情况，其能够快速准确地，特别是在低信噪比环境中快速准 确地实现定时同步保持。

本发明HSPA+系统的定时同步保持方法，在辅频的下行时隙上检测 HS-SCCH或E-AGCH；

若首先检测到HS-SCCH，则提取HS-SCCH或/和HS-PDSCH的midamble 数据，计算定时同步偏移值；

若首先检测到E-AGCH，则提取E-AGCH或/和E-HICH的midamble数据， 计算定时同步偏移值；

若同时检测到HS-SCCH和E-AGCH，则判断下行信道HS-SCCH、E-AGCH、 HS-PDSCH、E-HICH是否全在同一个时隙，若全在同一时隙，则提取其中一个 信道的midamble数据，计算定时同步偏移值，若不全在同一时隙，则提取在不 同时隙中的至少二个信道的midamble数据，计算定时同步偏移值；

若均未检测到HS-SCCH和E-AGCH，则切换到主频，提取PCCPCH信道 的midamble数据或/和Dwpts数据，计算定时同步偏移值；

优先的，若所述HS-SCCH或/和HS-PDSCH的样本数不足，或者所述 E-AGCH或/和E-HICH的样本数不足时，利用网络端下发的同步偏移SS命令控 制字获得定时同步偏移值；即首先缓存HS-SCCH或/和HS-PDSCH或者E-AGCH 或/和E-HICH信道收到的SS命令控制字，到达统计周期时，将所有SS命令控 制字进行平均计算得到平均值，依据平均值获得定时同步偏移值，进行同步偏 移调整；

所述依据平均值获得定时同步偏移值为：调整方向取所述平均值的反方向， 调整步长固定为M/32chip，M＝1或2或3或4。

本发明HSPA+系统中通过采用HS-SCCH、E-AGCH、HS-PDSCH、E-HICH 等下行信道，极端情况下通过实时补充广播信道或下行导频信息接收，保证下 行信道信息的实时性与样本参考量。样本量不足时利用网络端下发的SS命令更 新统计信息指导下行定时同步的调整，提升下行定时同步算法的鲁棒性。基于 信道质量的下行样本信息的有效性判决，有效的克服了HS-SCCH、E-AGCH、 HS-PDSCH、E-HICH等下行信道的midamble无效数据过多造成同步偏移估计 值不可靠的情况。采用主频PCCPHC的同时也避免了Dwpts因码长较短导致同 步偏移值存在的风险性。其能够快速准确地，特别是在低信噪比环境中快速准 确地实现定时同步保持。

附图说明

图1为现有技术HSUPA业务时序流程图；

图2为现有技术HSDPA业务时序流程图；

图3为本发明计算定时同步偏移值流程图；

图4本发明利用SS获得定时同步偏移值的流程图；

图5本发明利用Dwpts进行定时同步偏移值的估计流程图；

图6本发明利用主频上的PCCPCH计算同步偏移值流程图。

具体实施方式

对于HSPA+系统，A-DPCH信道缺失，且是无限期缺失，导致下行同步无 可用样本计算同步偏移量，本发明定时同步方法优选方案选取一切可用下行信 道数据来进行同步偏移量的计算来进行同步调整，例如HS-SCCH、E-AGCH、 E-HICH和HS-PDSCH等下行信道。

在辅频上的下行时隙中盲搜HS-SCCH或者E-AGCH，存在以下4种情况：

1)、搜到HS-SCCH无E-AGCH，由于HS-PDSCH与HS-SCCH存在固定的 时序关系，当第n帧存在HS-SCCH，终端在收到并且译对HS-SCCH时，在第 n+1帧的指定时隙上去收HS-PDSCH，此时可采用HS-SCCH和HS-PDSCH作 为定时同步保持的样本源。

优选的，可固定在TS0搜HS-SCCH，若存在多用户的HS-PDSCH译码等 业务时，可能没有足够的时间盲搜所有下行时隙的HS-SCCH，或者网络端无调 度时无HS-SCCH导致样本量不足，。

2)、搜到E-AGCH无HS-SCCH，由于E-AGCH和E-HICH也存在一定的时 序关系，终端在收到网络端下发的调度E-AGCH后在固定的子帧数后下发 E-HICH，故E-AGCH和E-HICH均可作为定时同步保持的样本。非调度的 E-AGCH和E-HICH上承载着TPC和SS命令字，样本数不足时网络端下发的 SS命令字可作为定时同步保持调整方向的参考。

网络端下发上述下行信道的样本数不足情况下，在一定周期内可利用下行 信道携带的SS命令字的平滑值进行方向性调整来与网络端保持定时同步。

3)搜到HS-SCCH和E-AGCH，在下行信道HS-SCCH、E-AGCH、HS-PDSCH、 E-HICH不在同个时隙的条件下，均可作为定时同步保持的样本。由于时隙中不 同码道所用的基本midamble码是同一套，故每个时隙仅能收集一个样本作为定 时同步保持的样本来源。若存在与3同一个时隙，则每个时隙仅采用其中一个 下行时隙所在码道作为定时同步保持的样本。

4)无HS-SCCH和E-AGCH，在CELL-DCH、e-CELL-FACH状态下的DRX 场景，极端情形下前述下行目标信道将无限期的缺失，此时无样本信息来进行 定时同步偏移值的计算，SS命令也无从承载，即辅频上无业务，可切换到主频 上利用PCCPCH或者Dwpts作为样本信息的采集源，根据样本的有效性分情况 调整同步偏移值与网络端保持同步。

下面结合附图及具体实施例对本发明定时同步保持方法做进一步的详细说 明。

所述计算定时同步偏移值主要包括以下步骤，如图3所示：

步骤1_1：提取HS-SCCH或E-AGCH或HS-PDSCH或E-HICH等下行信 道的midamble数据，计算冲激响应，启动帧计数器，有效样本计数器。

所述计算冲激响应过程为本领域公知技术，在此不再详述。

步骤1_2：选取占优窗。占优窗的选取准则是当存在明显比目标窗的功率更 强的窗时，将其窗的信道冲激响应功率送入同步模块，否则，仍将目标窗视为 同步所使用的窗。其中，目标窗为网络下发的配置窗，一般情况下为首窗。

利用占优窗而不是高层信令下发的配置窗进行同步偏移值的计算，避免了 下行样本配置窗无数据下发导致依据常规方法获取的同步偏移值不可靠。

步骤1_3：在同步周期内进行chip级信号功率对位叠加并与周期内末帧进 行同步偏移值计算。获取基准AGC，获取原则为以估计周期的首帧的agc作为 基准AGC。在同步周期内(32帧)对消除AGC和考虑信号质量后的信道冲激 响应功率对位叠加：cir_pwr_accu＝cir_pwr×scale(fn)×agc_tabl_{eagc_benchmark-agc+15}+ cir_pwr_accu，在周期内末帧由同步窗叠加的信道冲击响应功率序列中搜索最大 值及其位置，判断从窗的开始位置到stronge_path的径是否存在满足大于一定门 限的径(门限设置为最强径的1/3)，并将其所在位置与首径位置first_path相比 获得估计的chip级偏差：est_chip＝first_path-3。并将相关计数器和叠加功率数组 清零以便下个周期的同步偏移值计算。

其中，agc_tabl_{eagc-agc_benchmark+15}为agc_table中的第agc_benchmark-agc+15项； cir_pwr为同步窗的信道冲激响应；cir_pwr_accu为同步窗的累计信道冲激响应。

AGC_table的构造和格式：该表是将-/+15db的取反对数的结果，某一个值 用2个word表示，低位在前，高位在后。表中第16项agc_table₁₅对应ΔAGC＝0， 按10进制，par＝1。为了表agc_table能用32bit表示所有各项，将原有10进制 数除以2^15得到par_table，1对应0X 0001 0000。

表1agc_table表

  序号   0   1   2   3   4   5   6   7   Agc值   0x0020   0x0029   0x0033   0x0041   0x0051   0x0066   0x0081   0x00A2   序号   8   9   10   11   12   13   14   15   Agc值   0x00CC   0x0101   0x0144   0x0198   0x0201   0x0286   0x032D   0x0400   序号   16   17   18   19   20   21   22   23   Agc值   0x0509   0x0657   0x07FB   0x0A0C   0x0CA6   0x0FEC   0x140C   0x193D   序号   24   25   26   27   28   29   30   Agc值   0x1FC6   0x2800   0x325B   0x3F65   0x4FCF   0x6479   0x7E7D

其中，est_chip为chip级同步偏差，first_path为同步窗中首径的位置， cir_pwr_accu为同步窗中叠加的信道冲击响应功率，fn为估计时用于累加的帧数 的计数器；actual_fn为估计周期内实际接收的帧数计数器；fn和actual_fn均从 0开始计数，chip_est_period为估计周期，取值为32。

本实施例中，为了防止偏窗，提前2个chip接收，根据冲激响应的结构， 第3径为标准径。

本实施例中通过对有效数据进行Scale加权，提高了参与计算的样本信息的 质量，进一步减小了同步偏移值的误差。

步骤1_4：在同步周期内进行chip级以下插值功率叠加并于周期内末帧进 行同步偏移值计算。对当前帧信道冲激响应h的2，3，4符号h(2)，h(3)，h(4)的复 值进行3点32倍插值得到插值序列inter(其是一种现有技术，为本领域技术 人员所熟知，因此在本发明实施例中不再一一详细描述)。将当前帧插值结果 inter的功率值加权后叠加到累计插值功率序列inter_accu中，inter_accu＝ agc_table_{agc_benchmark-agc+15}×scale(fn)×abs(inter).^2+inter_accu，周期内末帧搜索累计插 值功率序列inter_accu的最大值位置与33的差距确定chip级以下同步偏移值 est_under_chip，并将相关计数器和叠加功率数组清零以便下个周期的同步偏移 值计算。

agc_tabl_{eagc-agc_benchmark+15}的使用同步骤3-1中chip级agc_table表。

本实施例中33的选取是由于插值符号h(2)，h(3)，h(4)中是h(3)同步窗实际起始 点，其经过32倍插值后的起始点位于33。选取符号对其进行32倍插值来作为 unchip级同步偏移的计算，提高了同步估计的精度。通过对有效数据进行Scale 加权，提高了参与计算的样本信息的质量，进一步减小了同步偏移值的误差。

步骤15：调整周期内末帧满足输出条件时设置帧长调用驱动进行同步调 整。

步骤1_5_1：若est_chip＝＝0，则根据est_under_chip的情况，进行策略调整， 进一步地，策略调整与实测情况有关，设置为est_under_chip＜＝1/32不进行调整， est_under_chip＞1/32时按方向以1/32为步长进行偏差调整，关于调整量 SyncAdjust，按照unchip级估计偏差值进行调整SyncAdjust＝est_under_chip。将 相关计数器和叠加功率数组清零，返回步骤1。

步骤1_5_2：若est_chip≠0，则根据est_chip的情况，进行策略调整，进一步 地，策略调整与实测情况有关，设置为est_chip＞2不进行调整，est_chip＜＝2时， 进行偏差调整，关于调整量SyncAdjust，按照chip级估计偏差值进行调整 SyncAdjust＝est_chip。将相关计数器和叠加功率数组清零，返回步骤1。

步骤1_5_3：设置帧长FSyncAdjAddr＝FrameLengths+SyncAdjust，调用驱 动进行同步调整。

其中，FSyncAdjAddr为驱动设置同步偏移地址，FrameLengths为帧长， SyncAdjust为调整量。

本发明的HSPA+系统的定时同步保持方法，其使用基于HS-SCCH或/和 HS-PDSCH或者E-AGCH或/和E-HICH下行信道，有效的克服了裁减A-DPCH 后下行定时同步算法在HSPA+应用中失去稳定的参考信息的情况，其能够快速 准确地，特别是在低信噪比环境中快速准确地实现定时同步保持。

本发明的另一优选方案为利用下行信道携带的SS命令控制字进行同步调 整。若HS-SCCH或/和HS-PDSCH或者E-AGCH或/和E-HICH下行信道无效数 据过多，导致无法得到chip级及unchip级同步偏移值，则采用下行信道中携带 的SS命令控制字来进行同步调整。

NodeB发送的SS不是按照实际的偏差一次性调整到正确位置，而是按照预 设的步长经过一个长时间震荡期，找到正确的同步位置，那么UE使用SS命令 调整下行同步时，需要设定一个SS估计窗长，或者统计SS连续等于0的个数 来计算SS统计平均值，然后用计算的统计平均值指导下行同步的调整。采用后 者方案，连续等于0的个数为10次。并且给出的SS为一个步长，精度最大为 1/8个chip，而且，由于信道传输过程中，在信号有效性，极难产生突变(具 体而言，同步突然从稳定的+1chip，变为稳定的-1chip，瞬时条变情况，通过信道 冲激响应的累加予以抵御)。

将HS-SCCH或/和HS-PDSCH或者E-AGCH或/和E-HICH信道收到的SS 命令控制字缓存，将到达统计周期时，将所有SS命令控制字进行平均计算，依 据平均值获得定时同步偏移值，进行同步偏移调整；

依据平均值获得定时同步偏移值为：调整方向取所述平均值的反方向，调 整步长固定为M/32chip，M＝1或2或3或4。例如，计算的平均值为+5/32chip， 则调整方向为负，调整步长为M/32chip，定时同步偏移值为-M/32chip。后续 实施例以M＝1进行说明。

图4为实施例2利用SS获得定时同步偏移值的流程图，其具体步骤如下：

步骤2_1：获取HS-SCCH或/和HS-PDSCH或者E-AGCH或/和E-HICH等 下行信道中携带的SS命令控制字。

初始化actual_fn，将相应周期值和门限值赋为预定值。如果有下行SS的 值记录这个子帧的下行SS值，记录为reciv_ss(actual_fn)，并按SS的指示的数 值进行上行控制(与物理层当前控制相同)。若无效记录reciv_ss(actual_fn)为无 效值。actual_fn＝actual_fn+1。

其中，actual_fn为估计周期内实际接收的帧数的计数器，当前允许连续接 收64(可选32)(该值包含接收的无效帧数)。

步骤2_2：若reciv_ss(actual_fn)全无效，即实际接收帧数内SS命令控制字 都大于一定门限Thr，则上下行都不进行调整。

本实施例中，Thr取值为1/8chip。

步骤2_3：若SS下发周期为1，根据SS值连续等于0的个数子帧进行调整， 具体为：

步骤2_3_A：统计记录的actual_fn_period个子帧的SS值连续等于0的个数 ＞＝10，那么将连续等于0之前的SS值叠加，并判断正负性，按照反向调整1/32chip (调整方向取所述平均值的反方向)。

步骤2_3_B：统计记录的actual_fn_period个子帧的SS值连续等于0的个数 ＜10，那么不进行调整。

步骤2_4：若SS下发周期为2～8，则判断是否有连续的n(n由实测决定) 个SS值，不满足则不进行调整，满足则根据累加的方向性进行反向调整。

本发明的HSPA+系统的定时同步保持方法，其使用基于HS-SCCH、 E-AGCH、HS-PDSCH、E-HICH等一切可用下行信道的实际接收帧数内SS命令 控制字的定时同步方法，有效的克服了HS-SCCH、E-AGCH、HS-PDSCH、E-HICH 等下行信道的midamble无效数据过多造成同步偏移估计值不可靠的情况，其能 够快速准确地，特别是在低信噪比环境中快速准确地实现定时同步保持。

本发明的另一优选方案为采用主频点上的Dwpts进行定时同步偏移值的估 计。若以上所用下行信道无限期缺失，即辅频上无同步偏移值计算的数据可用， 则切换到主频上按照相关时间点取出Dwpts数据进行同步调整，具体步骤实施 类似与优选实施例1所用下行信道计算同步偏移值过程，需要注意的是，Dwpts 所用数据长度为64chip，较下行信道所用midamble的128chip较短，同步窗减 半，移位值根据数据长度相应的变化。图5是本发明优选实施例3定时同步保 持方法的同步偏移计算流程示意图，由图可知，本发明的定时同步保持方法的 同步偏移计算主要包括以下步骤：

步骤3_1：接收主频点上的Dwpts数据计算冲激响应，Dwpts数据长度为 64chip。计算方式同步骤1_1。

步骤3_2：chip级同步偏移值计算。计算方式同步骤1_2。

步骤3_3：chip级以下同步偏移值计算。计算方式同步骤1_3。

步骤3_4：调整周期内满足输出条件时设置帧长调用驱动进行同步调整。计 算方式同步骤1_4。

本发明的HSPA+系统的定时同步保持方法，其使用主频点上的Dwpts进行 定时同步偏移值估计的定时同步方法，有效的克服了在CELL-DCH、 e-CELL-FACH状态下的DRX场景，极端情形下HS-SCCH、E-AGCH、 HS-PDSCH、E-HICH等下行信道无限期的缺失的情况，其能够快速准确地，特 别是在低信噪比环境中快速准确地实现定时同步保持。

但采用Dwpts进行同步调整存在一定缺陷，由于Dwpts码长较短，特性不 如midamble明显，用Dwpts来计算同步偏移值存在一定的风险性。根据3GPP 标准规定，测量周期为200ms，即为40个无线子帧的时间长度，而广播信道BCCH 承载于PCCPCH上，且每帧都下发，利用主频上的PCCPCH来计算同步偏移值 是本发明的又一创新点。图6为本发明实施例4采用主频上的PCCPCH来计算 同步偏移值的流程图，其具体实施步骤如下：

步骤4_1：测量周期40帧内固定4帧收PCCPCH，可为前4帧，也可中间 截取4帧，帧所在周期中位置不限。

步骤4_2：将收到的4帧PCCPCH送去译码。

PCCPCH固定采用卷积译码。卷积译码是现有技术，为本领域内技术人员 所熟知，因此，在本发明实施例中不再一一详细叙述。

步骤4_3：译码完成后进行CRC校验。

差错检测由传输块上的循环冗余校验提供。每个传输块的CRC奇偶校验比 特位的计算需要用到整个传输块。奇偶校验比特可由下面的循环生成多项式产 生：

g_CRC16(D)＝D¹⁶+D¹²+D⁵+1

用表示一个传输块中传送到层1的比特，用 表示奇偶校验比特。A_i为传输块TrCH i的长度，m是传输 块编号，L_i是奇偶校验比特的数目，PCCPCH固定为16。译码后序列为多项式： 除以g_CRC16(D)的 余数等于0则表示CRC校验正确，余数不等于0则表示CRC校验错误。

步骤4_4：依据CRC校验结果进行同步偏移调整。

步骤4_4_A：若CRC校验正确，则用此4帧进行chip级和unchip级同步偏 移值的计算，计算结果用于同步调整。

步骤4_4_B：若CRC校验不正确，对4帧PCCPCH的midamble数据进行有效 性判断(发明1中有具体判断步骤)，调整周期内依据有效帧数分4种情况来设置 帧长调用驱动进行同步调整：

步骤4_4_B_1：若fn＜4，即有效帧数不足4帧，说明信道环境严重恶化，可 能在进行小区切换或小区更新等操作，此时不做调整。

步骤4_4_B_2：若fn＝4，即有效帧数为4帧，用此4帧数据的信道冲击响应 进行chip级和unchip级同步偏移值的计算，同步偏移值在1/8chip以内才进行 反向调整，且调整步长以1/8chip为单位。

步骤4_4_B_3：若4＜fn＜16，即有效帧数在4到16帧以内，则采用有效帧进 行chip级和unchip级同步偏移值的计算，仅进行方向性调整。例如根据计算的 同步偏移值为-5/32chip，则送去设置驱动的调整值为-1/32chip，若计算的同步偏 移值为5/32chip，则送去设置驱动的调整值为1/32chip。

步骤4_4_B_4：若16＜＝fn＜＝32，即有效帧数在16到32帧以内，则采用有效 帧进行chip级和unchip级同步偏移值的计算，用获得的实际同步偏移值去设置 帧长调用驱动进行同步调整。例如根据计算的同步偏移值为-5/32chip，则送去设 置驱动的调整值为-5/32chip。

所述chip级和unchip级同步偏移值的计算过程同实施例1中步骤3和步骤4，此 处不再一一详细叙述。

本发明的HSPA+系统的定时同步保持方法，其使用主频点上的PCCPCH进行 定时同步偏移值估计的定时同步方法，有效的克服了在CELL-DCH、CELL-FACH 状态下的DRX场景，极端情形下HS-SCCH、E-AGCH、HS-PDSCH、E-HICH等 下行信道无限期的缺失的情况，调整周期内依据有效帧数分4种情况来设置帧长 调用驱动进行同步调整，避免因调整的同步偏移值过大而导致系统跑飞或调整 过于频繁，从而在确保同步偏移值可靠性的同时保证系统性能的稳定性。同时 也避免了Dwpts因码长较短导致同步偏移值存在的风险性。其能够快速准确地， 特别是在低信噪比环境中快速准确地实现定时同步保持。

本发明正是旨在解决以上问题的一种定时同步跟踪与保持方案，所述方案 能够契合支持UE移动速度不超过200km/h的非高速移动场景的需求，而且能够 容忍HSPA+场景下行目标信道无限期缺失风险，并且针对64QAM的调制方式， 定时同步精度绝对范围控制在M/32个chip以内。

本领域技术人员显然清楚并且理解，本发明方法所举的以上实施例仅用于 说明本发明，而并不用于限制本发明。虽然通过实施例有效描述了本发明，本 领域技术人员知道，本发明存在许多变化而不脱离本发明的精神。在不背离本 发明的精神及其实质的情况下，本领域技术人员当可根据本发明方法做出各种 相应的改变或变形，但这些相应的改变或变形均属于本发明的权利要求保护范 围。