电流驱动器、电子装置及电流驱动方法

摘要

本发明公开了一种电流驱动器，用于驱动一电流驱动装置。该电流驱动器包含有一驱动电路，其经配置以产生一驱动电流来驱动该电流驱动装置，并依据当中的一驱动控制节点的位准来导通或切断该驱动电流所流通的一驱动电流路径；以及一加速电路，耦接至该驱动电路中的该驱动控制节点，用以于该驱动电路的启动期间提供一加速电流经该驱动控制节点，以加速该驱动控制节点的位准变换，并于该驱动控制节点的电压达到一既定位准时自动切断该加速电流。

说明书

技术领域

本发明是涉及电流驱动技术，尤其关于用于一种电流驱动器及一种驱动 方法，其可快速产生驱动电流以对电流驱动装置进行驱动。

背景技术

电流驱动器是用来产生驱动电流以驱动电流驱动装置(譬如为雷射或发 光二极管等由电流所驱动的装置)。一般来说，一电流驱动器往往利用一电压 缓冲器来控制一驱动晶体管的闸极电压，以使该驱动晶体管导通并产生一驱 动电流来驱动一电流驱动装置。在此情况下，当电流驱动器由关闭状态进入 启动状态时，此电压缓冲器需对驱动晶体管的闸极进行一充电或放电过程， 以将闸极电压拉至大于/小于源极电压达一临界电压(threshold voltage)，从而 驱动晶体管开始导通以产生驱动电流，并驱动电流驱动装置进行正常运作。

请参考图1A，图1A为公知一电流驱动器10的示意图。电流驱动器10， 其用来产生一驱动电流Id来驱动一电流驱动装置12，譬如可包含有一电压缓 冲器102，用以接收一输入电压Vin以产生一输出电压Vout，以及还包括一 偏压电流源104，用以接收该输出电压Vout的控制来产生驱动电流Id1。

具体而言，电压缓冲器102包含有一输入端用来接收输入电压Vin，另一 输入端耦接至偏压电流源104，以及一输出端用于提供输出电压Vout。另一 方面，偏压电流源104譬如可包括一驱动开关Sd以及一至多个阻抗组件(在 此以一个电阻R来举例)。驱动开关Sd设置于一驱动电流路径Pd上，用于接 收输出电压Vout的控制，以导通或切断该驱动电流路径Pd。驱动开关Sd通 常可利用一驱动晶体管M1(在此以N型金氧半场效晶体管为例)来实施，其闸 极接受电压缓冲器102的输出电压Vout(即闸极电压Vg1＝输出电压Vout)，汲 极耦接于电流驱动装置12，而源极则耦接于电阻R与电压缓冲器102的其中 一输入端。至于电阻R，其则可耦接于驱动晶体管M1的源极与一参考电位(譬 如为地电位)之间。

请参考图1B，其为图1A中电流驱动器10的启动信号Ena、闸极电压 Vg1及驱动电流Id的波形示意图，以解释电流驱动器10的运作原理。如图 1B所示，当启动信号Ena为低位准时，电压缓冲器102不启动，因此输出电 压Vout(即驱动晶体管M1的闸极电压Vg1)维持为一低位准，结果驱动晶 体管M1切断而不产生驱动电流Id。

相反的，当启动信号Ena转为高位准后，电压缓冲器102开始启动而输 出电压Vout开始上升，因此会对驱动晶体管M1的闸极进行充电。当闸极电 压Vg1开始抬升而大于源极电压达一临界电压Vth1时，驱动晶体管M1开始 导通，并开始产生一驱动电流Id来对电流驱动装置12进行驱动。接着，电 压缓冲器102会对驱动晶体管M1的闸极继续充电，且负回授进行，促使电 压Vr固定于输入电压Vin的位准，进而使驱动电流Id的位准可维持于Vin/R 的大小。

在此情况下，如图1B所示，从启动信号Ena转换位准，到驱动晶体管 M1开始导通，需经过一延迟时间Tdelay1，此延迟时间Tdelay1即等于将闸 极电压Vg1提升一临界电压Vth1所需耗费的充电时间。然而，由于电压缓 冲器102本身的输出电压上升需要一定时间，再加上驱动晶体管M1一般是 采用尺寸较大的电源晶体管(power metal oxide semiconductor，power MOS) 而具有较大的电容值，因此延迟时间Tdelay1较长。结果，在电流驱动器10 启动后，仍得等待不少时间，电流驱动装置12方会开始运作。

上述运作可类推至其它应用P型驱动晶体管的传统电流驱动器，其亦须 耗费不少的放电延迟时间。结果，在需将电流驱动装置反复开关的应用中， 会因为延迟时间过长而无法实施高频操作。考虑到较长的延迟时间无法满足 高频操作的需求，公知电流驱动器实有改进的必要。

发明内容

因此，本发明的主要目的之一即在于提供一种电流驱动器、一种应用该 电流驱动器的电子装置，以及一种驱动方法，其可快速产生驱动电流以对电 流驱动装置进行驱动。

于一实施例中，公开一种电流驱动器，用于驱动一电流驱动装置。该电 流驱动器包含有一驱动电路，其经配置以产生一驱动电流来驱动该电流驱动 装置，并依据当中一驱动控制节点的位准来导通或切断该驱动电流所流通的 一驱动电流路径；以及一加速电路，耦接至该驱动电路中的该驱动控制节点， 用以于该驱动电路的启动期间提供一加速电流经该驱动控制节点，以加速该 驱动控制节点的位准变换，并于该驱动控制节点的电压达到一既定位准时自 动切断该加速电流。

于另一实施例中，还公开一种电子装置，该电子装置包括一电流驱动装 置，其接收一驱动电流的驱动；以及上述的电流驱动器，用于提供该驱动电 流。

于更另一实施例中，还公开一种电流驱动方法，用于驱动一电流驱动装 置。该电流驱动方法包含有产生流经一驱动电流路径的一驱动电流以驱动该 电流驱动装置，并依据一驱动控制节点的位准来导通或切断该驱动电流路径； 以及于该驱动电流开始产生的一启动期间，提供一加速电流经该驱动控制节 点，以加速该驱动控制节点的位准变换，并于该驱动控制节点的电压达到一 既定位准时自动切断该加速电流。

在此配合下列图示、实施例的详细说明及权利要求书，将上述及本发明 的其它目的与优点详述于后。

附图说明

图1A为公知一电流驱动器的示意图。

图1B为图1A中电流驱动器的一启动信号、一闸极电压及一驱动电流的 波形示意图。

图2A为一实施例中一电流驱动器的方块架构图。

图2B为另一实施例中一电流驱动器的方块架构图。

图3A为一实施例中图2A的电流驱动器的细部电路图。

图3B为图3A中电流驱动器的一启动信号、一闸极电压、一驱动电流及 一电流的波形示意图。

图4A为一实施例中图2B的电流驱动器的细部电路图。

图4B为图4A中电流驱动器的一启动信号、一闸极电压、一驱动电流及 一加速电流的波形示意图。

图5A与图5B分别为其它实施例中第2A与2B图的电流驱动器的细部电 路图。

图6为本发明实施例的一电流驱动流程的示意图。

其中，附图标记说明如下：

10、20、20’              电流驱动器

12                        电流驱动装置

102、102’                电压缓冲器

104、104’、208、208’    偏压电流源

202、202’                加速电路

204、204’                驱动电路

206、206’                参考电压产生单元

302、304、402、404        电源

Id、Id’                   驱动电流

Vin                        输入电压

Sd、Sd’                   驱动开关

R                          电阻

Pd、Pd’                   驱动电流路径

M1～M8                     晶体管

Ena、Ena’                 启动信号

Vg1、Vg5                   闸极电压

Vr、Vdd                    电压

Tdelay1、Tdelay2、Tdelay2’延迟时间

Ic、Ic’                   加速电流

Nc、Nc’                   驱动控制节点

Vref、Vref’               参考电压

Sc、Sc’                   控制开关

Pc、Pc’                   加速电流路径

Iref、Iref’               参考电流

60                         电流驱动流程

600～606                   步骤

具体实施方式

请参考图2A，图2A为一实施例中一电流驱动器20的方块架构图。电流 驱动器20包含一驱动电路204与一加速电路202。驱动电路204是经配置来 产生一驱动电流Id以驱动一电流驱动装置12。举例而言，驱动电路204的详 细架构及运作可与第1图的电流驱动器10的电路相似，包含缓冲放大器102 与偏压电流源104。此外，驱动电路204与电流驱动装置12可设置于任何电 子装置中。

另一方面，加速电路202则是额外增设至电流驱动器20，成为电流驱动 器10与20的主要相异处。加速电路202可用来在驱动电路204被启动的期 间内，同步启动以提供一加速电流Ic流向驱动电路204的一驱动控制节点 Nc，以助于驱动控制节点Nc的电压位准提升，进而加速驱动电流Id的产生。

于较佳的情况下，驱动控制节点Nc可取为驱动电路204中用于控制驱动 电流Id所流通的一驱动电流路径Pd导通或切断的任一节点。于此实施例的 驱动电路204中，驱动控制节点Nc可取为驱动晶体管M1的闸极。当驱动电 路204被启动的期间内，驱动晶体管M1(在此以N型金氧半场效晶体管为例) 的闸极，即驱动控制节点Nc，开始被缓冲放大器102的输出电压充电。于此 同时，由于加速电路202同步启动，因此加速电流Ic可从加速电路202流向 驱动晶体管M1的闸极，结果加速电流Ic可对驱动晶体管M1的闸极充电而 助于闸极电压位准的提升，进而加速驱动电流Id的产生。

此外，加速电路202更可于该驱动控制节点Nc的电压达到一特定位准时 自动切断该加速电流Id。于一特定实施例中，在驱动电路204被启动的期间 内，若驱动控制节点Nc的位准从第一位准转为第二位准以致使驱动晶体管 M1从切断转为稳定导通，则此特定位准可设定为介于该第一位准与该第二位 准之间，或顶多等于第二位准。在适当的设计下，此特定位准可安排在为驱 动晶体管M1的临界电压Vth1的位准。换句话说，即安排当驱动晶体管M1 正开始导通而驱动电流Id正开始产生的时间点自动切断加速电流Id。

图2A亦显示加速电路202的方块架构的一实施例。于此实施例中，加 速电路202可包含有一参考电压产生单元206及一偏压电流源208。参考电 压产生单元206可提供一参考电压Vref。偏压电流源208则耦接于该驱动控 制节点Nc与该参考电压产生单元206之间，用以接受该驱动控制节点Nc的 电压与该参考电压Vref的偏压来导通或切断加速电流Ic。于较佳的情况下， 可设计当驱动控制节点Nc的电压上升到一既定位准而使得其与该参考电压 Vref的位准相差一特定值时，该偏压电流源208即自动切断该加速电流Ic。 换句话说，可设定加速电流Ic的自动切断时机为：驱动控制节点Nc的电压 位准＝既定位准＝参考电压-特定值。

请参考图2B，图2B为另一实施例中一电流驱动器20’的方块架构图。 图2B的电流驱动器20’与图2A的电流驱动器20结构与运作相似，差别主 要在驱动电流与加速电流两者的流向改变。

仔细而言，于驱动电路204’中，可将驱动晶体管M5改为P型金氧半场 效晶体管来实施，以此驱动电流Id’改为流向电流驱动装置12。为配合此改 变，加速电流Ic’的方向可改为从驱动控制节点Nc(即驱动晶体管M5的闸极) 流向加速电路202’以协助驱动晶体管M5的放电过程。在此配置下，当驱动 电路204’被启动的期间内，驱动晶体管M5的闸极开始被缓冲放大器102’ 的输出电压放电，加速电流Ic’同时可对驱动晶体管M5的闸极放电以助于 闸极电压位准的下降，进而加速驱动电流Id’产生。

类似地，于一特定实施例中，加速电路202’亦可包含有一参考电压产 生单元206’，用于提供一参考电压Vref’，以及包含一偏压电流源208’， 用以接受该驱动控制节点Nc’的电压与该参考电压Vref’的偏压，来导通或 切断加速电流Ic’。于较佳的情况下，当驱动控制节点Nc’的电压下降到一 既定位准，而与参考电压Vref’的位准相差一特定值时，该偏压电流源208’ 即自动切断该加速电流Ic’。换句话说，此时驱动控制节点Nc’的位准＝ 既定位准＝参考电压+特定值。由于电流驱动器20’的其它细节与电流驱动器 20的电路相似，故在此不再赘述。

请参考图3A，图3A为一实施例中图2A的电流驱动器20的细部电路图， 用以举例说明加速电路202的细部电路以及电流驱动器20的详细操作。于此 实施例中，驱动电路204的架构及运作与电流驱动器10的电路相似，因此用 途相同的组件及信号以相同符号表示，并且详细操作在此不再赘述。

另一方面，于此实施例中，加速电路202内的偏压电流源208则包括一 控制开关Sc，其设置于加速电流路径Pc上，用于接收驱动控制节点Nc的控 制以导通或切断该加速电流路径Pc。控制开关Sc譬如可利用一控制晶体管 M2(如一N型金氧半场效晶体管)来实施，其包含有一闸极接收参考电压Vref， 一汲极耦接至电源304，以及一源极耦接于驱动控制节点Nc。

在此配置下，控制晶体管M2的导通或切断乃自动取决于闸极电压 Vg2(即参考电压Vref)及驱动节点的电压(即驱动晶体管M1的闸极Vg1)间的 位准差值。更具体而言，当加速电路202与驱动电路204同步启动时，由于 参考电压Vref与闸极电压Vg1(其在启动瞬间为位于参考电位的位准，譬如为 零)间的位准差值大于控制晶体管M2的一临界电压Vth2，即 Vref-Vg1＝Vref＞Vth2，因此控制晶体管M2可自动导通以产生加速电流Ic。此 加速电流Ic因此可以对驱动晶体管M1的闸极充电，以帮助驱动晶体管M1 的闸极电压Vg1提升位准，进而加速驱动电流Id产生。接下来，当闸极电压 Vg1继续上升，直到参考电压Vref与闸极电压Vg1间的位准差值小于临界电 压Vth(即Vref-Vg1＜Vth2)时，亦即此实施例中临界电压Vth2＝图2A的相关 说明中所定义的特定值，控制晶体管M2会自动切断，因此不再产生加速电 流Id而停止对驱动控制节点Nc充电。

继续参考图3A，图3A亦显示参考电压产生单元206的细部结构的一特 定实施例。于此特定实施例中，参考电压产生单元206包含有多个相串联的 晶体管，譬如为两个晶体管M3与M4(在此皆以N型金氧半场效晶体管为例)。 这些晶体管M3与M4彼此相串联于一电源302与一参考电位(譬如为地电位)， 并且当中每一者的闸极与汲极相接。于此配置下，参考电压Vref是由参考电 流Iref来决定，如下式表示：

$\mathrm{Vref}=\mathrm{Vth}4+\sqrt{\frac{\mathrm{Iref}}{\mathrm{Kn}4}}+\mathrm{Vth}3+\sqrt{\frac{\mathrm{Iref}}{\mathrm{Kn}3}}$

其中Kn3与Kn3为MOS饱和区公式的常数。

当将参考电流Iref设计很小时，再加上将晶体管M1～M4设计为具有相 近的临界电压Vth，则上式变为：

Vref≈Vth4+Vth3≈2Vth

而如上所述，控制晶体管M2的切断条件Vref-Vg1＜Vth2，此切断条件 在此设计下即可表示为2Vth-Vg1＜Vth，或Vth＜Vg1。换句话说，在适当的 设计下，当驱动晶体管M1的闸极电压Vg1充电到临界电压Vth附近时，加速 电流Ic即会切断。此自动切断的时间点亦即驱动晶体管M1开始导通而驱动 电流Id正开始产生的时间点。

请参考图3B，图3B为图3A中电流驱动器20的启动信号Ena、闸极电 压Vg1、驱动电流Id及电流Ic的波形示意图，用以说明电流驱动器20的工 作原理。如图3B所示，当启动信号Ena’位于低位准而未启动驱动电路204 与加速电路202时，闸极电压Vg1为低位准(譬如为零)，因此驱动晶体管M1 不导通，且控制晶体管M2亦不导通。

接下来，当启动信号Ena转为高位准以启动驱动电路204与加速电路202 时，除了电压缓冲器102本身会对闸极电压Vg1充电外，由于控制晶体管 M2的闸极电压Vg2(即参考电压Vref)与控制晶体管M2的源极电压(亦等于驱 动晶体管的闸极电压Vg1)间的位准差值，是大于控制晶体管M2的临界电压 Vth2，即Vg2-Vg1＞Vth2，因此控制晶体管M2亦会导通，从而加速电流路径 Pc流通一加速电流Ic至驱动晶体管M1的闸极，助于闸极电压Vg1的提升， 进而加速驱动电流Id的产生。

接下来，闸极电压Vg1持续上升，使得控制晶体管M2的闸极电压Vg1(即 参考电压Vref)与源极电压(等于驱动晶体管M1的闸极电压Vg1)间的位准差 值小于临界电压Vth2时，亦即Vg2-Vg1＜Vth2时，控制晶体管M2会自动切 断，关闭加速电流路径Pc，因此停止对驱动晶体管M1的闸极充电。如前曾 述，此特定位准于适当的设计下可安排为Vth’，即使驱动晶体管M1开始导 通以产生驱动电流Id的位准。

接着，电压缓冲器102会单独对驱动晶体管M5的闸极以较缓的速度继 续充电，因此驱动电流Id仍继续上升。此外，负回授进行，促使电压Vr固 定于输入电压Vin的位准，进而使驱动电流Id的位准可维持于Vin/R的大小。

参考图3B的波形以观察驱动晶体管M1的闸极电压Vg1的上升速度， 可发现在控制晶体管M2的导通期间内的电压上升速度，远较控制晶体管M2 的切断期间内的电压上升速度为快(可达十倍以上)。因此，较于图1B所示的 延迟时间Tdelay1，本实施例由于加快了闸极电压Vg1的上升速度，结果延 迟时间Tdelay2可大幅减少，换句话说，驱动电流Id可加速产生。

综合以上，加速电路202可于启动信号Ena启动驱动电路204时，使加 速电流路径Pc导通，以产生加速电流Ic来对驱动控制节点Nc充电，进而加 速驱动电流Id的产生。此外，加速电路202更可于驱动控制节点Nc的电压(即 闸极电压Vg1)上升至一特定值时，自动切断加速电流Ic，以停止对驱动控制 节点Nc充电，而不需要额外控制电路来切断加速电流Ic。

请参考图4A，图4A为一实施例中图2B的电流驱动器20’的细部电路 图。于此实施例中，驱动电路204’的架构及运作与电流驱动器10的电路相 似，差别主要在于驱动电路204’当中的驱动晶体管M1是以一驱动晶体管 M5替代，其譬如为一P型金氧半场效晶体管。因此当驱动电路204’被启动 的期间内，驱动晶体管M5的闸极开始被缓冲放大器102’的输出电压放电， 俾以降低其位准来使驱动电流路径Pd’导通。各组件的详细用途同样可由电 流驱动器10类推而得，故在此不再赘述。

与图3A的偏压电流源208相似，加速电路202’内的偏压电流源208’ 包括一控制开关Sc’，其设置于加速电流路径Pc’上，用于接收驱动控制节 点Nc’的控制以导通或切断该加速电流路径Pc’。控制开关Sc’可利用一 控制晶体管M6来实施，譬如一P型金氧半场效晶体管，其包含有一闸极接 收参考电压Vref’，一源极耦接至电源404，以及一汲极耦接于驱动控制节 点Nc’。

在此配置下，控制晶体管M6的导通或切断乃自动取决于闸极电压 Vg6(即参考电压Vref’)与驱动控制节点Nc’的电压(即驱动晶体管M5的闸 极Vg5)间的位准差值。更具体而言，当加速电路202’与驱动电路204’同 步启动时，由于参考电压Vref’与闸极电压Vg5(其在启动瞬间乃位于参考电 位的位准，譬如为Vdd)间的位准差值大于控制晶体管M6的一临界电压Vth6， 即Vg5-Vref’＝Vdd-Vref’＞Vth6，因此控制晶体管M6可自动导通以产生加 速电流Ic’。此加速电流Ic’因此可以对驱动晶体管M5的闸极放电，以加 速导通驱动晶体管M5来产生驱动电流Id’。接下来，当闸极电压Vg5继续 下降，直到参考电压Vref’与闸极电压Vg5间的位准差值小于临界电压Vth6 时(即Vg5-Vref’＜Vth6)时，控制晶体管M6会自动切断，因此不再产生加速 电流Id’而停止对驱动控制节点Nc’放电。

继续参考图4A，图4A亦显示参考电压产生单元206’的细部结构的一 特定实施例。于此特定实施例中，参考电压产生单元206’包含有多个相串 联的晶体管，譬如两个晶体管M7与M8(在此皆以P型金氧半场效晶体管为 例)。此两个晶体管M7与M8彼此相串联于一电源402与一参考电位(譬如为 一高于地电位的直流电压电位Vdd)，并且当中每一者的闸极与汲极相接。于 此配置下，参考电压Vref’是由参考电流Iref’来决定，如下式表示：

$V{\mathrm{ref}}^{\prime }=\mathrm{Vdd}-(\mathrm{Vth}8+\sqrt{\frac{{\mathrm{Iref}}^{\prime }}{\mathrm{Kn}8}}+\mathrm{Vth}7+\sqrt{\frac{\mathrm{Ire}{f}^{\prime }}{\mathrm{Kn}7}})$

其中Kn7与Kn8为PMOS饱和区公式的常数。

当将参考电流Iref’设计很小时，再加上设计晶体管M5～M8具有相近 的临界电压Vth’，则上式变为：

Vref′≈Vdd-(Vth8+Vth7)≈Vdd-2Vth′

而如上所述，控制晶体管M6的切断条件为：Vg5-Vref′＜Vth6，其在 此设计下即可表示为Vg5-(Vdd-2Vth′)＜Vth′，或Vg5＜Vdd-Vth′。换 句话说，在适当的设计下，当驱动晶体管M5的闸极电压Vg5下降了一临界 电压Vth’而到达特定位准Vdd-Vth′附近时，加速电流Ic’即会切断。此自 动切断的时间点亦即驱动晶体管M5开始导通而驱动电流Id’正开始产生的 时间点。

请参考图4B，图4B为图4A中电流驱动器20’的启动信号Ena’、闸 极电压Vg5、驱动电流Id’及加速电流Ic’的波形示意图，用以说明图4A 所示的电流驱动器20’的工作原理。如图4B所示，当启动信号Ena’位于 低位准而未启动驱动电路204’与加速电路202’时，闸极电压Vg5为高位 准(譬如为Vdd)，因此驱动晶体管M5不导通，且控制晶体管M6亦不导通。

接下来，当启动信号Ena’转为高位准以启动驱动电路204’与加速电路 202’时，除了电压缓冲器102’本身的输出端会对驱动晶体管M5的闸极放 电外，由于控制晶体管M6的源极电压(即驱动晶体管M5的闸极电压Vg5) 与闸极电压Vg6(即参考电压Vref’)间的位准差值，是大于控制晶体管M6的 临界电压Vth6，即Vg5-Vg6＞Vth6，因此控制晶体管M6开始导通，且从驱 动晶体管M5的闸极会流出一加速电流Ic’通过加速电流路径Pc’，加速闸 极电压Vg5位准的下降，进而加速驱动电流Id’的产生。

接下来，闸极电压Vg5持续下降而到达一特定位准，使得控制晶体管 M6的源极电压(等于驱动晶体管M5的闸极电压Vg5)与闸极电压Vg5(即参考 电压Vref’)间的位准差值小于临界电压Vth6(即以上定义的特定值)时，亦即 Vg5-Vref’＜Vth6时，控制晶体管M6会自动切断，关闭加速电流路径Pc’， 因此停止对驱动晶体管M5的闸极放电。如前曾述，此特定位准于适当的设 计下可安排为Vdd-Vth’，即使驱动晶体管M5开始导通以产生驱动电流Id’ 的位准。

接着，电压缓冲器102’会单独对驱动晶体管M5的闸极以较缓的速度继 续放电，因此驱动电流Id’仍继续上升。此外，负回授进行，促使电压Vr 固定于输入电压Vin的位准，进而使驱动电流Id’的位准可维持于Vin/R的 大小。

参考图4B的波形以观察驱动晶体管M5的闸极电压Vg5的下降速度， 可发现在控制晶体管M6的导通期间内的电压下降速度，远较控制晶体管M6 的切断期间内的电压下降速度为快(可达十倍以上)。因此，相较于未有加速电 路202’的配置的情况，本实施例由于加快了闸极电压Vg5的下降速度，结 果延迟时间Tdelay2’可大幅减少，换句话说，驱动电流Id’可加速产生。

综合以上，加速电路202’可于启动信号Ena’启动驱动电路204’时， 提供一加速电流Ic’来对驱动控制节点Nc’放电，进而加速驱动电流Id’的 产生。此外，加速电路202’更可于驱动控制节点Nc’的电压(即闸极电压 Vg5)下降至一特定值(在此实施例为Vref’+Vth6)时，自动切断加速电流Ic’， 以停止对驱动控制节点Nc’放电，而不需要额外控制电路来切断加速电流 Ic’。

值得注意的是，于第3A-3B与4A-4B图所示的实施例中，偏压电流源208 与208’内的控制开关Sc与Sc’皆以一晶体管来举例说明。此晶体管除了可 为金氧半场效(MOSFET)晶体管外，亦可为金属半导体场效晶体管 (MESFET)、接面晶体管(JFET)…等其它具有临界电压特性的电子组件。更甚 者，亦可使用任何其它可切换电流路径的开关装置来实施，该电子开关可含 一或多个电子组件。只要该开关装置具有第一端可(直接或间接)耦接至该参考 电压，第二端(直接或间接)耦接至该驱动控制节点，以依据该第一端与第二端 的位准差值来自动导通或切断加速电流路径即可。

此外，亦可额外设置其余类型的一至多个阻抗组件(譬如电阻之类的被动 阻抗、或晶体管之类的主动阻抗)，串接于电源与控制开关之间，以及/或是控 制开关与驱动控制节点之间。此外，电源304与404在此皆绘示为电流源， 然而亦可为电压源、或任何可提供加速电流来流通控制开关的电源电路区块， 并且可设置于加速电路204与204’的内部或外部。

此外，类似地，于第3A-3B与4A-4B图所示的实施例中，参考电压产生 单元206与206’内的晶体管M3-M4与M7-M8是用作阻抗组件。然而，有 种种不同的电压产生电路皆可采用来提供参考电压。譬如于其它实施例中， 可采用一至多个相同或不同种类的阻抗组件(譬如电阻之类的被动主抗、或晶 体管之类的主动阻抗等等)或其组合，彼此串联于串接于电源与参考电位之 间，且其中任一相接节点处可输出参考电压。此外，电源302与402在此皆 以电流源为例，然亦可为电压源或任何可致使电流Iref流经参考晶体管 M3-M4或M7-M8的电源电路区块，并且可设置于加速电路204与204’的 内部或外部。

请参照第5A及5B图，分别为其它实施例中第2A与2B图的电流驱动 器20与20’的细部电路图，亦分别是第3A与4A图的实施例的变化范例。 比较图3A与图5A，或是图4A与图5B，可发现两者的主要差别只在于偏压 电流源208与208’内分别增加一或多个晶体管(在此以一个为例)，分别串联 于控制晶体管M2的源极与驱动晶体管M1的闸极之间，以及串联于控制晶 体管M6的源极与驱动晶体管M5的闸极之间。此外，参考电压产生单元206 与206’内则设置更多个阻抗组件(在此亦以晶体管为例)。

须注意，上述实施例的加速电路以及当中的偏压电流源与参考电压产生 电路的架构与相关描述仅作为范例解释说明的用途，其实限方式均不限于特 定规则。只要能于驱动电路启动时，加速电路同步启动以产生加速电流对驱 动控制节点进行充电或放电以加速导通驱动电流路径即可。此外，在利用参 考电压产生单元与偏压电流源来实施加速电路的情况下，只要参考电压产生 单元能够产生电压，以及偏压电流源能够接受参考电压与驱动电路内的一控 制节点间的偏压，以自动导通或切断一加速电流路径即可。本领域普通技术 人员当可据以修饰或变化，而不限于在第2A-2B至5A-5B图中所示的细部结 构及操作方式。

上述各实施例的电流驱动方法，可归纳为一电流驱动流程60，如图6的 实施例所示，其包含以下步骤：

步骤600：开始。

步骤602：产生流经一驱动电流路径的一驱动电流以驱动电流驱动装置 12，并依据一驱动控制节点的位准来导通或切断该驱动电流路 径。

步骤604：于该驱动电流开始产生的一启动期间，提供一加速电流经该 驱动控制节点，以加速该驱动控制节点的位准变换，并于该驱 动控制节点的电压达到一既定位准时自动切断该加速电流。

步骤606：结束。

其中各步骤的细节可由加速电路202、202’的对应组件的操作类推而得， 在此不另作赘述。

综合上述，公知技术因延迟时间的时间损耗过大而无法满足高频应用的 需求。相较之下，上述实施例因另增加加速电路以快速导通驱动电流路径， 缩短驱动电路启动期间的延迟时间，而且无须任何额外的控制电路即能够适 时自动切断加速电流，因此可满足各种高频应用的需求。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。