地址解析方法、系统和地址解析器

摘要

本发明提供一种地址解析方法、系统和地址解析器，其中方法包括：将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片；解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。地址解析器包括切换模块和解析模块。地址解析系统包括管理设备、物理层芯片和地址解析器。本发明实现了管理设备对PHY芯片的实时访问。

说明书

技术领域

本发明涉及技术，尤其涉及一种地址解析方法、系统和地址解析器。

背景技术

在交换机架构中，介质访问控制(Media Access Control；以下简称：MAC) 芯片和物理层(Physical Layer；以下简称：PHY)芯片为两个重要组成部分， MAC主要完成报文的转发交换工作，PHY芯片主要完成物理接口信号的转 换。在设备通常通过串行管理接口(Serial Management Interface；以下简称： SMI)对PHY芯片进行管理，SMI为包含一个管理数据时钟(Management Data  Clock；以下简称：MDC)和管理数据输入输出(Management Data Input Output； 以下简称：MDIO)的同步串行接口。通常采用MAC芯片自带的SMI接口 与PHY相对应的SMI接口连接，由MAC芯片来直接访问PHY芯片。当需 要同时管理多个PHY时，所有PHY均连接到同一个MAC的同一个SMI接 口上，由于每个PHY都有一个自己的地址，则MAC按照不同的地址访问不 同的PHY。但是，由于标准协议规定PHY的地址只有5位，即一个SMI接 口最多能管理32个PHY，且同一个SMI接口下的各PHY的地址不能相冲突， 否则无法访问，从而带来极大的设计限制。另外，随着MAC芯片的功能逐 步强大，有些MAC芯片具备自动访问PHY的机制，以减少软件的操作，但 这种功能通常限制固定的PHY地址，即SMI接口下连接的PHY需要符合 MAC芯片所规定的PHY地址设置，无法自由配置SMI接口下的PHY地址， 从而限制了模块的可扩展性和设计的灵活性。

为了解决上述问题，现有技术中通常的做法为在SMI接口上增加一级接 口切换装置，上层管理设备先访问该接口切换装置，再由接口切换装置访问 下挂的PHY芯片，即接口切换装置先将数据接收到本地，再进行相应的地址 切换，将数据发送到PHY芯片。

现有技术中增加了地址切换过程，使得上层管理设备无法实时地访问 PHY芯片，且上层管理设备需要做出相应的时序适应。

发明内容

本发明提供一种地址解析方法、系统和地址解析器，实现管理设备对PHY 芯片的实时访问，且管理设备无需进行额外的时序适应，提高设备的升级扩 展性能，具有较高的灵活性。

本发明提供一种地址解析方法，包括：

将管理设备发送的访问帧中的访问地址分别切换为各物理层芯片的地 址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理 层芯片；

解析所述访问地址，确定与所述访问地址对应的物理层芯片，将所述管 理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层芯片对应 的通道，发送给与所述访问地址对应的物理层芯片。

本发明提供一种地址解析器，包括：

切换模块，用于将管理设备发送的访问帧中的访问地址分别切换为各物 理层芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应 地发给各物理层芯片；

解析模块，用于解析所述访问地址，确定与所述访问地址对应的物理层 芯片，将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的 物理层芯片对应的通道，发送给与所述访问地址对应的物理层芯片。

本发明提供一种地址解析系统，包括管理设备、物理层芯片和上述地 址解析器。

本发明提供的地址解析方法、系统和地址解析器，通过将管理设备发送 的访问帧中的访问地址分别切换为各PHY芯片的地址，并将切换后的访问地 址对应地发给各物理层芯片，根据访问地址与PHY芯片的地址之间的对应关 系，将管理设备发送的访问帧中的数据段发送到与该访问地址对应的PHY芯 片；本实施例在接收到访问帧的同时实时对其中的访问地址进行解析，并向 相应的PHY传输，实现了管理设备对PHY芯片的实时访问，且管理设备无 需进行额外的时序适应，提高了设备的升级扩展性能，具有较高的灵活性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下 面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在 不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明地址解析方法实施例一的流程图；

图2为本发明地址解析方法实施例二的流程图；

图3为本发明地址解析方法实施例二中SMI地址解析器的电路模块结构 示意图；

图4为本发明地址解析方法实施例二中的信号变化示意图；

图5为本发明地址解析器实施例一的结构示意图；

图6为本发明地址解析器实施例二的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述， 显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获 得的所有其他实施例，都属于本发明保护的范围。

图1为本发明地址解析方法实施例一的流程图，如图1所示，本实施例 提供了一种地址解析方法，可以具体包括如下步骤：

步骤101，将管理设备发送的访问帧中的访问地址分别切换为各物理层 芯片的地址，并将切换后的访问地址通过各物理层芯片对应的通道对应地发 给各物理层芯片。

本实施例中的管理设备可以具体为MAC芯片，本实施例在管理设备与 PHY芯片之间设置一个SMI地址解析器，SMI地址解析器上设置有多个端口， 各端口分别连接一个对应的PHY芯片，此处对应的含义是指该PHY芯片与 相连的SMI地址解析器的端口的地址存在对应关系。管理设备通过SMI地址 解析器的地址解析来实现对PHY芯片的访问，管理设备访问一个PHY芯片 时，向SMI地址解析器发送访问帧，访问帧中的访问地址为SMI地址解析器 的对应端口的地址。SMI地址解析器在接收管理设备发送的访问帧的同时， 将该访问帧向PHY芯片传输，SMI地址解析器对访问帧的各比特位进行识别 与分析，当接收到访问帧中的访问地址时，将该访问地址分别切换为各PHY 的地址，并将切换后的访问地址通过各PHY芯片对应的通道对应地发给各 PHY芯片。在本实施例中，一个访问帧可以由帧头、访问地址和数据段组成 其中，在SMI地址解析器接收到访问帧中的访问地址之前，访问帧中的帧头 通过与各PHY芯片对应的通道，分别传输到各PHY芯片。

具体地，本实施例中的上述步骤101可以具体包括如下步骤：根据管理 设备发送的访问帧的帧头生成输出控制信号；根据所述输出控制信号将所述 访问帧中的访问地址分别切换为物理层芯片的地址。

更具体地，上述所述根据管理设备发送的访问帧的各比特位生成输出控 制信号的步骤可以具体包括如下步骤：以管理数据时钟的上升沿来同步接收 管理设备发送的访问帧，当识别到所述访问帧中帧头的连续M个比特位均符 合预设帧结构中的前M位时，将输出控制信号由第一比特值切换为第二比特 值；当识别到已传输完成所述访问帧中帧头的所述M个比特位之后的N位访 问地址时，将输出控制信号由所述第二比特值切换为所述第一比特值；其中， 所述M为预设的帧头的比特位数，所述N为预设的访问地址的比特位数。

更具体地，上述所述根据所述输出控制信号将所述访问帧中的访问地址 分别切换为物理层芯片的地址的步骤可以具体包括如下步骤：当所述管理数 据时钟出现下降沿变化时，生成与所述输出控制信号同步的地址切换信号； 当所述管理数据时钟未出现下降沿变化时，维持所述地址切换信号不变；当 所述地址切换信号为所述第一比特值时，在各通道中传输管理设备发送的访 问帧中的帧头；当所述地址切换信号由所述第一比特值切换为所述第二比特 值时，将各通道中传输的访问帧的访问地址分别切换为与所述通道对应的物 理层芯片的地址；当所述地址切换信号由所述第二比特值切换为所述第一比 特值时，触发在各通道中传输管理设备发送的访问帧中的数据段的操作。

步骤102，解析所述访问地址，确定与所述访问地址对应的物理层芯片， 将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层 芯片对应的通道，发送给与所述访问地址对应的物理层芯片。

在SMI地址解析器接收到访问帧中的访问地址后，SMI地址解析器根据 预设的访问地址与PHY芯片的地址之间的对应关系，并结合该访问地址，解 析所述访问地址，确定与所述访问地址对应的物理层芯片，该对应关系即为 SMI地址解析器的端口的地址与PHY芯片的地址之间的对应关系。SMI地址 解析器通过控制与该PHY芯片对应的通道，将后续接收到的访问帧中的数据 段实时发送给该PHY芯片，而不再将访问帧中的数据段向其他PHY芯片发 送，实现数据的准确传输。

具体地，本实施例中的上述步骤102可以具体包括如下步骤：根据管理 设备发送的访问帧中的访问地址以及访问地址与物理层芯片的地址之间的对 应关系，确定与所述访问地址对应的物理层芯片，并生成地址解析选通信号； 根据所述地址解析选通信号持续导通所述与访问地址对应的物理层芯片对应 的通道，关闭其他物理层芯片对应的通道，以将所述访问帧中的数据段通过 对应的通道发送给所述与访问地址对应的物理层芯片。

本实施例提供了一种地址解析方法，通过将管理设备发送的访问帧中的 访问地址分别切换为各PHY芯片的地址，并将切换后的访问地址对应地发给 各物理层芯片，根据访问地址与PHY芯片的地址之间的对应关系，将管理设 备发送的访问帧中的数据段发送到与该访问地址对应的PHY芯片；本实施例 在接收到访问帧的同时实时对其中的访问地址进行解析，并向相应的PHY传 输，实现了管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时 序适应，提高了设备的升级扩展性能，具有较高的灵活性。

图2为本发明地址解析方法实施例二的流程图，如图2所示，本实施例 提供了一种地址解析方法，可以具体包括如下步骤：

步骤201，根据管理设备发送的访问帧的帧头生成输出控制信号。

图3为本发明地址解析方法实施例二中SMI地址解析器的电路模块结构 示意图，如图3所示，本实施例中的SMI地址解析器可以具体采用图中的具 体结构。本实施例中的SMI地址解析器可以包括多个端口，相应地连接多个 PHY芯片，此处假设本实施例中的SMI地址解析器包括3个端口，各端口分 别与1个PHY芯片相连，即PHYl、PHY2、PHY3，PHY的地址为5位地址。 相应地，该SMI地址解析器可以包括帧识别模块、D触发器、3个选通器、3 个5位移位寄存器和3个开关。在本实施例中，管理设备通过与SMI地址解 析器相连的总线向SMI地址解析器同时传输的信号包括MDC和MDIO，MDC 为控制各电路模块工作的时钟(即～CLK)。

在本实施例中，访问帧可以依次由帧头、访问地址和数据段构成，本步 骤可以具体为帧识别模块根据管理设备发送的访问帧的帧头生成输出控制信 号。具体地，管理设备向SMI地址解析器发送MDIO，帧识别模块以～CLK 的上升沿来同步接收管理设备发送的MDIO，来获取访问帧。本实施例中的 帧识别模块主要用于识别SMI接口标准访问帧，本实施例中简称为访问帧， 该访问帧的帧结构为规范定义的结构，所有SMI的访问均采用如下表1所示 的两种帧结构来进行读写：

表1访问帧的帧结构

在上表1中，字段“32-Bit PRE”表示32位的前导，字段“2-Bit Start of  Frame”表示2位的帧起始标志，字段“2-Bit OpCode”表示2位的操作码， 字段“5-BitPHY Addr”表示5位的PHY地址，字段“5-BitReg Addr”表示 5位的寄存器地址，字段“2-BitTA”表示2位的状态切换标志位，用于指示 当前读写状态的切换，字段“16-BitData Field”表示16位的数据域，字段“Idle” 表示空闲，即表示SMI总线上没有任何通信数据。其中，字段“32-Bit pRE”、 “2-Bit Start of Frame”和“2-Bit OpCode”可以组成访问帧中的帧头，字段 “5-Bit PHY Addr”可以为访问帧中的访问地址，字段“5-Bit Reg Addr”、 “2-Bit TA”、“16-Bit Data Field”和“Idle”可以组成访问帧中的数据段。

在本步骤中，当帧识别模块识别到访问帧中帧头的连续M个比特位均符 合预设帧结构中的前M位时，帧识别模块将输出控制信号由第一比特值切换 为第二比特值。此处的预设帧结构可以具体为上表1所示的帧结构，M为预 设的帧头的比特位数，此处M具体为36，本实施例中的第一比特值具体为0， 第二比特值具体为1。即当帧识别模块识别到从管理设备接收的访问帧中帧 头的连续36位符合表1中任意一种帧结构的前36位时，则表示此时已经接 收到一个标准SMI帧，并且接下来将会传输5位的PHY地址用于访问对应 的PHY芯片，则帧识别模块将输出控制信号由0为1，即图3中的OC输出 为1。

当帧识别模块识别到已传输完成所述访问帧中帧头的所述M个比特位之 后的N位地址段时，将输出控制信号由所述第二比特值切换为所述第一比特 值。其中，N为预设的地址段的比特位数，由于本实施例中假设访问地址为 5位地址，则此处的N可以具体为5。当帧识别模块识别到已经接收完成访 问帧中帧头的36个比特位之后的5位访问地址时，表明MDIO接下来传输的 5位PHY地址已经传输完成，则帧识别模块将输出控制信号由1切换为0， 即图3中的OC输出为0。

步骤202，根据所述输出控制信号生成地址切换信号。

本步骤可以具体为D触发器根据输出控制信号生成地址切换信号，从图 3中可以看出，输出控制信号从D触发器的输入端D输入，地址切换信号从 D触发器的输出端Q输出。帧识别模块将输出控制信号输出到D触发器中， D触发器中同时输入同步时钟信号～CLK。当D触发器输入的～CLK出现由1 到0的下降沿变化时，D触发器的输出端Q的输出值等于输入端D的输入值； 当D触发器输入的～CLK无下降沿变化时，D触发器的输出端Q的输出值保 持原值不变。从上述步骤可知，帧识别模块在识别到地址段前，输出控制信 号的值为0，在识别到地址段时，输出控制信号的值为1，在识别到地址段已 接收完成后，输出控制信号为0；则相应地，D触发器的输出端Q的输出值， 即地址切换信号，也从接收到访问帧中的地址段到该地址段接收完成的时间 段内为1，其余时刻则为0。

步骤203，根据所述地址切换信号控制各通道中传输的访问帧，将各通 道中访问帧中的访问地址分别切换为与所述通道对应的物理层芯片的地址。

从图3可以看出，D触发器的输出端Q的输出值同时输入到3个选通器 以及3个5位移位寄存器中。本步骤可以具体为选通器根据其输入端s输入 的地址切换信号，控制各通道中传输的访问帧，将各通道中访问帧中的访问 地址分别切换为与通道对应的PHY芯片的地址。在本实施例中，管理设备传 输的访问帧可以通过3个通道分别传输到3个选通器的一个通路，选通器还 设置有另外一个通路，该通路与对应的5位移位寄存器的输出端相连，则选 通器可以根据地址切换信号，在不同的时间段选择两个通路中接收的信号中 的一路向外输出。具体地，当选通器的输入端s输入的地址切换信号为1时， 该选通器选择的通路为输入端b直接连接到输出端c；当选通器的输入端s 输入的地址切换信号为0时，该选通器选择的通路为输入端a直接连接到输 出端c。

从图3可以看出，D触发器输出的地址切换信号还同时输入到5位移位 寄存器的输入端en中。5位移位寄存器中分别保存有不同的原始预设值，该 原始预设值为该5位移位寄存器对应的PHY芯片的地址。其中，PHY1、PHY2、 PHY3芯片的地址分别为0x1、0x2、0x3，5位移位寄存器1、5位移位寄存 器2、5位移位寄存器3分别与PHY1、PHY2、PHY3芯片相对应，则5位移 位寄存器1、5位移位寄存器2、5位移位寄存器3的原始预设值分别为00001、 00010、00011。当5位移位寄存器中输入的～CLK发生由1到0的下降沿变 化，且此时其输入端en的输入为1时，即D触发器输出的地址切换信号为1 时，5位移位寄存器的内部将会对原始预设值进行按位右移，并将当前内部 值的最低位输出到5位移位寄存器的输出端out上。例如，假设5位移位寄 存器的原始预设值为00101，此时其输出端out的输出值为1；当～CLK发生 一次下降沿时，5位移位寄存器的内部值变为00010，此时其输出端out的输 出值为0；当～CLK再发生一次下降沿时，内部值变为00001，此时其输出端 out的输出值为1；以此类推，当～CLK发生4次下降沿跳变，则在5位移位 寄存器的输出端out由低到高分别输出内部的原始预设值的5位数据。当5 位移位寄存器的输入端en的输入为0时，其内部值恢复为原始预设值，且无 论～CLK是否发生变化，内部值均保持不变，其输出端out输出为5位原始预 设值的最低位。

在本实施例中，各选通器在D触发器输出的地址切换信号的控制之下， 选择接通a-c通路或b-c通路；接通a-c通路时，将访问帧中原始包含的比特 信息将通过选通器继续向对应的PHY芯片传输；接通b-c通路时，将5位移 位寄存器中保存的原始预设值(即对应的PHY芯片的地址)的比特信息向对 应的PHY芯片传输。在本实施例中，在从接收访问帧中的访问地址开始到访 问地址的各比特位接收结束的过程中，D触发器输出的地址切换信号均为1， 则控制各选通器接通b-c通路，则访问帧中的访问地址分别被切换为各选通 器对应的PHY芯片的地址。

步骤204，根据管理设备发送的访问帧中的访问地址以及访问地址与物 理层芯片的地址之间的对应关系，确定与所述访问地址对应的物理层芯片， 并生成地址解析选通信号。

在本实施例中，当帧识别模块识别到已经完成访问帧中访问地址的传输， 并通过选通器将各通道中传输的访问帧的访问地址分别切换为对应的各PHY 芯片的地址后，帧识别模块还进一步生成地址解析选通信号。帧识别模块具 体根据管理设备发送的访问帧中的访问地址以及访问地址与PHY芯片的地 址之间的对应关系，确定与所述访问地址对应的物理层芯片，并生成地址解 析选通信号。在本实施例中，访问地址与PHY芯片的地址之间的对应关系可 以预先设定，并保存在帧识别模块中。此处的对应关系可以具体为，访问地 址0x4、0x5、0x6分别与PHY芯片的地址0x1、0x2、0x3一一对应。帧识别 模块在识别出访问帧中的访问地址后，根据该访问地址便可以获取到与其对 应的PHY芯片的地址，则帧识别模块根据对应结果便可以生成地址解析选通 信号1、2、3，地址解析选通信号1、2、3分别用于控制后续各通道中访问 帧的数据的传输。例如，当识别出访问地址为0x4时，帧识别模块获取到其 对应的PHY芯片的地址为0x1，即与PHY1相对应，则生成与PHY1相对应 的地址解析选通信号1为1，其余PHY2、PHY3对应的地址解析选通信号2、 3均为0。

步骤205，根据所述地址解析选通信号控制各通道中传输的访问帧中的 数据段，以将该数据段通过对应的通道发送给与访问地址对应的物理层芯片。

本步骤为帧识别模块根据生成的地址解析选通信号，控制各通道中传输 的访问帧中的数据段，即持续导通所述与访问地址对应的物理层芯片对应的 通道，关闭其他物理层芯片对应的通道，以将访问帧中的数据段通过对应的 通道发送给物理层芯片。具体地，如图3所示，帧识别模块可以具体将生成 的地址解析选通信号输出到各通道上的开关中，通过该地址解析选通信号来 控制各开关的导通或断开。当地址解析选通信号为1时，保持该开关持续导 通，当地址解析选通信号为0时，将该开关切换为断开状态。例如，当生成 的地址选通信号1、2、3分别为1、0、0时，则使得开关1持续导通，将开 关2、3均切换为断开状态。由此，则可以实现将访问帧中的数据段传输到 PHY1，而不会传输到PHY2、PHY3。在本实施例中，当帧识别模块在识别 出访问地址后，继续接收到23个MDC时钟后，帧识别模块生成地址解析选 通信号1、2、3均为1，使得开关1、2、3全部导通，表示完成一次帧识别 的过程。

下面将结合整个SMI地址解析器的运作，以地址0x4到0x1的地址解析 为例，来说明下整个SMI地址解析器的运作机理。即当MAC访问PHY地址 0x4时，将实际传输到PHY1的访问帧实时变换为访问0x1的帧，并发送给 PHY1，用于MAC和PHY1之间的交互，并且，对于其余PHY芯片来说， 将接收不到正确的访问帧，从而不对MAC进行响应。

图4为本发明地址解析方法实施例二中的信号变化示意图，如图4所示， MDC(MAC)从MAC发出的时钟信号，MDIO(MAC)表示从MAC发出 的数据信号，OC表示帧识别模块输出的输出控制信号，out1表示5位移位寄 存器1输出的信号，c1表示选通器1输出的信号，MDIO(PHY1)表示PHY1 接收到的信号，MDIO(PHY2)表示PHY2接收到的信号，MDIO(PHY3) 表示PHY3接收到的信号。如图4所示，当MAC向PHY地址00100发起读 操作时，将会发出图4中的MDIO(MAC)信号，而帧识别模块将在每一个 MDC(MAC)上升沿检测MDIO的数据。当帧识别模块检测到最后一位操 作码时，将发出OC为1的信号(如图4中的OC在操作码最后一位0对应 的MDC的上升沿时发生0到1的跳变)，而在接下来的MDC下降沿时，D 触发器锁定该OC信号，并输出图中的地址切换信号。此时，在地址切换信 号的控制之下，将开启5位移位寄存器的移位输出功能，并将选通器1的通 路切换到5位移位寄存器1的输出上。如图4，当地址切换信号为1时，每 来一个MDC下降沿，则out1将预设的实际PHY地址(00001)顺序发出， 即c1输出MAC发出的正确操作码后，将切换输出00001，这代表着地址解 析过程。与此同时，当PHY地址发送完成后，帧识别模块将输出地址解析选 通信号，关闭开关2和3。此时PHY2和PHY3将接收不到后续的SMI帧， 所以其不会对此次访问做出回应，如图4中的MDIO(PHY1)和MDIO(PHY2)， 在PHY地址发送完成前，将按照上述过程输出正确的数据，而在地址发送完 成后，则接口关闭，两个MDIO信号将变成高阻态。并且，在PHY地址最后 一位发送完成后，地址切换信号也将由1变为0，将选通器1的输出c1连接 到MAC的MDIO上，使MAC可以继续完成对PHY1的寄存器读操作。

本实施例提供了一种地址解析方法，通过将管理设备发送的访问帧中的 访问地址分别切换为各PHY芯片的地址，并将切换后的访问地址对应地发给 各物理层芯片，根据访问地址与PHY芯片的地址之间的对应关系，将管理设 备发送的访问帧中的数据段发送到与该访问地址对应的PHY芯片；本实施例 在接收到访问帧的同时实时对其中的访问地址进行解析，并向相应的PHY传 输，实现了管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时 序适应，提高了设备的升级扩展性能，具有较高的灵活性。本实施例对访问 地址进行实时解析，因此不会造成SMI接口访问时序的变化，完全兼容传统 SMI接口指标分析原理，不会破坏原始芯片的SMI接口时序指标，具有极强 的实时性，可移植性强。当管理设备发出访问帧后，对应的PHY芯片可以实 时接收到该访问帧，无需等待SMI地址解析器接收完成。另外，本实施例使 用简易的硬件电路便可实现，成本低、实现容易、可靠性低，无需增加额外 的时序调整；可以自由配置其解析对应关系，极大地方便了扩展应用，提高 了设计的灵活性。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可 以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存 储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储 介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

图5为本发明地址解析器实施例一的结构示意图，如图5所示，本实施 例提供了一种地址解析器，可以具体执行上述方法实施例一中的各个步骤， 此处不再赘述。本实施例提供的地址解析器可以具体为SMI地址解析器，可 以具体包括切换模块501和解析模块502。其中，解析模块501用于将管理 设备发送的访问帧中的访问地址分别切换为各物理层芯片的地址，并将切换 后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片。发送 模块502用于解析所述访问地址，确定与所述访问地址对应的物理层芯片， 将所述管理设备发送的访问帧中的数据段通过所述与访问地址对应的物理层 芯片对应的通道，发送给与所述访问地址对应的物理层芯片。其中，本实施 例中的切换模块501可以具体采用图3中的帧识别模块、D触发器、选通器 和5位移位寄存器来实现，解析模块502可以具体采用图3中的帧识别模块 和开关来实现。

图6为本发明地址解析器实施例二的结构示意图，如图6所示，本实施 例提供了一种地址解析器，可以具体执行上述方法实施例二中的各个步骤， 此处不再赘述。本实施例提供的地址解析器可以具体为图3中的SMI地址解 析器，在图5所示的基础之上，切换模块501可以具体包括第一帧识别子模 块511和切换子模块521。其中，第一帧识别子模块511用于根据管理设备 发送的访问帧的帧头生成输出控制信号。切换子模块521用于根据所述输出 控制信号将所述访问帧中的访问地址分别切换为物理层芯片的地址，并将切 换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯片。其 中，该第一帧识别子模块511可以包含在图3所示的帧识别模块中，切换子 模块521可以具体采用图3中的D触发器、选通器和5位移位寄存器来实现。

进一步地，本实施例中的第一帧识别子模块511可以具体包括第一识别 单元5111和第二识别单元5112。其中，第一识别单元5111用于以管理数据 时钟的上升沿来同步接收管理设备发送的访问帧，当识别到所述访问帧中帧 头的连续M个比特位均符合预设帧结构中的前M位时，将输出控制信号由 第一比特值切换为第二比特值。第二识别单元5112用于当识别到已传输完成 所述访问帧中帧头的所述M个比特位之后的N位访问地址地址时，将输出控 制信号由所述第二比特值切换为所述第一比特值。其中，所述M为预设的帧 头的比特位数，所述N为预设的访问地址的比特位数。

进一步地，本实施例中的切换子模块521可以具体包括触发单元5211和 选通单元5212。其中，触发单元5211用于当所述管理数据时钟出现下降沿 变化时，生成与所述输出控制信号同步的地址切换信号；当所述管理数据时 钟未出现下降沿变化时，维持所述地址切换信号不变。选通单元5212用于当 所述地址切换信号为所述第一比特值时，在各通道中传输管理设备发送的访 问帧中的帧头；当所述地址切换信号由所述第一比特值切换为所述第二比特 值时，将各通道中传输的访问帧的访问地址分别切换为与所述通道对应的物 理层芯片的地址；当所述地址切换信号由所述第二比特值切换为所述第一比 特值时，触发在各通道中传输管理设备发送的访问帧中的数据段的操作，并 将切换后的访问地址通过各物理层芯片对应的通道对应地发给各物理层芯 片。其中，触发单元5211可以具体为上述图3中所示的D触发器，选通单 元5212可以具体为上述图3中所示的选通器，选通单元5212具体在图3中 所示的移位寄存器的辅助之下完成地址的解析切换。

具体地，解析模块502可以具体包括第二帧识别子模块512和通道控制 子模块522。其中，第二帧识别子模块512用于根据管理设备发送的访问帧 中的访问地址以及访问地址与物理层芯片的地址之间的对应关系，确定与所 述访问地址对应的物理层芯片，并生成地址解析选通信号。通道控制子模块 522用于根据所述地址解析选通信号持续导通所述与访问地址对应的物理层 芯片对应的通道，关闭其他物理层芯片对应的通道，以将所述访问帧中的数 据段通过对应的通道发送给所述与访问地址对应的物理层芯片。其中，该第 二帧识别子模块512也可以包含在图3所示的帧识别模块中，通道控制子模 块522可以具体采用图3中的开关来实现。

本实施例提供了一种地址解析器，通过将管理设备发送的访问帧中的访 问地址分别切换为各PHY芯片的地址，并将切换后的访问地址对应地发给各 物理层芯片，根据访问地址与PHY芯片的地址之间的对应关系，将管理设备 发送的访问帧中的数据段发送到与该访问地址对应的PHY芯片；本实施例在 接收到访问帧的同时实时对其中的访问地址进行解析，并向相应的PHY传 输，实现了管理设备对PHY芯片的实时访问，且管理设备无需进行额外的时 序适应，提高了设备的升级扩展性能，具有较高的灵活性。

本实施例还提供了一种地址解析系统，可以具体包括管理设备、物理层 芯片和上述图5或图6所示的地址解析器。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其 限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术 人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或 者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技 术方案的本质脱离本发明各实施例技术方案的精神和范围。