光纤通道总线与高速智能统一总线的直接接口方法

摘要

本发明公开了一种光纤通道总线与高速智能统一总线的直接接口方法，用于解决现有的光纤通道总线无法直接接入高速智能统一总线的技术问题。技术方案是采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用光纤通道控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与光纤通道直接交互数据，以此为基础实现光纤通道与高速智能统一总线的直接接口。同时，实现了光纤通道方便灵活地与其他总线之间的互联，减少了系统互联的总线介质数量和系统功耗。

说明书

技术领域

本发明涉及一种总线接口方法，特别涉及一种光纤通道总线与高速智能统一总线的直接接口方法。

背景技术

光纤通道FC(fiber channel)技术是ANSI的X3T11委员会于1993年制定的数据通信标准。其传输速率可达数Gbps，拓朴结构灵活多样，满足未来战机的发展需求。光纤通道技术受到国外尤其是美国军方的重视，美国军方专门成立了FC-AE，制定了航空电子版光纤通道标准。美国的F/A-18E/F，B-1B的改型计划已经使用光纤通道技术。波音公司和洛克希德·马丁公司竞争JSF飞机研制合同时，都将光纤通道技术作为高速网络的选择方案之一。由于光纤通道网络在提供高速率传输的同时，还能够保证信号传输的质量，这就使得它非常适合于下一代战机使用。

文献“光纤通道技术在航电系统中的应用，飞机设计，2008年8月，第28卷，第4期”公开了一种光纤通道总线与MIL-STD-1553B的接口方法，该方法实现了光纤通道与MIL-STD-1553B之间的总线桥。但仍没有解决光纤通道与高速智能统一总线的直接接口问题。

发明内容

为了克服现有的光纤通道总线无法直接接入高速智能统一总线的问题，本发明提供一种光纤通道总线与高速智能统一总线的直接接口方法。该方法采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用光纤通道控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与光纤通道直接交互数据，以此为基础实现光纤通道与高速智能统一总线的直接接口。

本发明解决其技术问题采用的技术方案是，一种光纤通道总线与高速智能统一总线的直接接口方法，其特点包括以下步骤：

1)光纤通道数据转化为高速智能统一总线数据。

采用光纤通道收发器将光纤通道网络上的信号传递到光纤通道控制器，光纤通道控制器对输入进行接收，并将接收的信号按光纤通道协议进行数据接收进行协议解析和数据提取，并将提取的数据通过数据端口传递给高速智能统一总线协议单元。高速智能统一总线协议单元对光纤通道提取的数据按照预先配置的总线协议进行编码，并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时，首先将高速双端口SRAM的读写时钟切换成高速时钟，然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上直接发送。

2)高速智能统一总线数据转化为光纤通道数据。

采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时，将高速双端口SRAM的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后，将高速双端口SRAM中的数据读出，并按照预先配置的总线协议进行数据帧解码和有效数据提取，然后将提取的数据交付光纤通道控制器。光纤通道控制器首先侦听总线状态，在空闲时，将交付的数据按照光纤通道总线协议编码后传递给光纤通道收发器。光纤通道收发器对数据进行电平格式调整之后，将数据耦合到光纤通道网络上进行发送。

本发明的有益效果是：由于采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用光纤通道控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与光纤通道直接交互数据，以此为基础实现光纤通道与高速智能统一总线的直接接口。本发明在解决其问题的同时，首先基于高速智能统一总线协议的灵活配置特性，实现了光纤通道与其他总线的方便互联；再次减少了总线大规模互联的总线介质的数量；由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件，而其余部分可采用常规器件，从而减少了系统的功耗、代价开销。

下面结合附图和实施例对本发明作详细说明。

附图说明

图1是光纤通道总线与高速智能统一总线的直接接口结构图。

图2是光纤通道总线转高速智能统一总线图。

图3是高速智能统一总线转光纤通道总线图。

具体实施方式

参照图1～3，详细说明本发明。

本发明光纤通道控制器采用PM8032 Tachyon QE8；高速双端口RAM采用IDT70V3079；高速智能统一总线协议单元基于低速逻辑器件实现，如EP1C12系列FPGA；高速监视单元采用高速逻辑器件实现，如Hittite公司的高速逻辑器件；高速串并转换单元可采用BCM8152实现10Gbps的数据收发速度。通过编写光纤通道控制器配置程序、高速串并转换单元配置程序使得光纤通道和高速串并转换单元可独立工作；通过在高速逻辑器件内实现时钟切换单元、高速监视单元使得双端口SRAM的时钟可智能切换。

本发明主要包括光纤通道接收数据，将数据交付高速智能统一总线的发送过程；高速智能统一总线接收数据，将数据交付光纤通道的接收过程。

发送过程：采用光纤通道收发器对光纤通道网络上的信号进行电平格式调整，然后将结果输入给光纤通道控制器。光纤通道控制器将输入按照光纤通道协议进行数据解码，并将接收到的数据传递给高速智能统一总线协议单元。高速智能统一总线协议单元对光纤通道解码后的数据按照预先配置的总线协议进行编码，并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时，首先将高速双端口SRAM的读写时钟切换成高速时钟，然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上进行发送。

接收过程：采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时，将高速双端口SRAM的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后，将高速双端口SRAM中的数据读出，并按照预先配置的总线协议进行数据帧解码和载荷数据提取，然后将提取的数据交付光纤通道控制器。光纤通道将交付的数据按照光纤通道协议编码后传递给光纤通道收发器。光纤通道收发器对数据进行电平格式调整之后，将数据耦合到光纤通道网络上进行发送。

本发明在解决其问题的同时，首先基于高速智能统一总线协议的灵活配置特性，实现了光纤通道与其他总线的方便互联；再次将多种总线介质合并成为一束光纤，减少了总线大规模互联的总线介质的数量；再次由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件，而其余部分可采用常规器件，从而减少了系统的功耗、代价开销。