ARINC429总线与高速智能统一总线的直接接口方法

摘要

本发明公开了一种ARINC429总线与高速智能统一总线的直接接口方法，用于解决现有的ARINC429总线无法直接接入高速智能统一总线的技术问题。技术方案是采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用ARINC429控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与ARINC429总线直接交互数据，以此为基础实现ARINC429总线与高速智能统一总线的直接接口。同时，实现了ARINC429总线方便灵活地与其他总线之间的互联，减少了系统互联的总线介质数量和系统功耗。

说明书

技术领域

本发明涉及一种总线接口方法，特别涉及一种ARINC429总线与高速智能统一总线的直接接口方法。

背景技术

ARINC429总线是民航领域应用最广的总线，波音727到767、我国的ARJ支线飞机均采用ARINC429总线标准进行设计。机载电子系统如GPS、INS、TCAS等采用ARINC429总线标准传输数据。随着航空电子系统的发展，系统的集成规模越来越大，各子系统的分工协作集中体现在总线接口通信和功能运算上，从而要求海量传感器信息、图像信息能够通过高速智能统一总线实现信息的高速共享，则迫切要求传输速度最高100kbps的ARINC429总线与万兆位的高速智能统一总线能够实现信息共享，而目前ARINC429总线本身无法直接与高速统一智能总线相连接。

文献“基于FPGA的1553B-ARINC429总线转换器设计，电子测量技术，2007年2月，第30卷，第2期”公开了一种ARINC429总线与MIL-STD-1553B的接口方法，该方法采用Altera公司的EP1C20系列的FPGA模拟ARINC429和MIL-STD-1553B的工作时序，基于存储转发原理，完成了ARINC429发送，MIL-STD-1553B接收功能和ARINC429接收，MIL-STD-1553B发送功能。两个过程通过控制管理模块来协调。

该方法实现了ARINC429总线数据接入MIL-STD-1553B的问题，但该方法实现通信的对象MIL-STD-1553B的最高通信速度为1Mbps，仍没有解决ARINC429与高速智能统一总线的直接接口问题。

发明内容

为了克服现有的ARINC429总线无法直接接入高速智能统一总线的问题，本发明提供一种ARINC429总线与高速智能统一总线的直接接口方法。该方法采用高速串并转换实现高速智能统总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用ARINC429控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与ARINC429总线直接交互数据，以此为基础实现ARINC429与高速智能统一总线的直接接口。

本发明解决其技术问题采用的技术方案是，一种ARINC429总线与高速智能统一总线的直接接口方法，其特点包括以下步骤：

1)ARINC429总线数据转化为高速智能统一总线数据。

采用ARINC429总线收发器对ARINC429网络上的信号进行电平格式调整，将ARINC429差分信号转化成ARINC429TTL电平信号，然后将ARINC429接收信号输入给ARINC429控制器。ARINC429控制器将对ARINC429接收信号按照ARINC429总线协议进行协议解析和数据提取，并将提取的数据通过数据端口传递给高速智能统一总线协议单元。高速智能统一总线协议单元对ARINC429总线接收到的数据按照预先配置的总线协议进行编码，并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时，首先将高速双端口SRAM的读写时钟切换成高速时钟，然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上直接发送。

2)高速智能统一总线数据转化为ARINC429总线数据。

采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时，将高速双端口SRAM的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后，将高速双端口SRAM中的数据读出，并按照预先配置的总线协议进行数据帧解码和有效数据提取，然后将提取的数据交付ARINC429总线控制器。ARINC429总线控制器首先侦听总线状态，在空闲时，将交付的数据按照ARINC429总线协议编码后传递给ARINC429收发器。ARINC429收发器对数据进行电平格式调整之后，将数据耦合到ARINC429网络上进行发送。

本发明的有益效果是：由于采用高速串并转换实现高速智能统一总线数据的高速串并转换，采用低速逻辑器件配置高速智能统一总线协议，采用高速双端口SRAM进行数据缓存，采用高速监视单元对高速双端口SRAM的读写时钟进行智能切换，采用ARINC429控制器的数据端口和高速智能统一总线的数据端口直接相接的方法与ARINC429总线直接交互数据，以此为基础实现ARINC429与高速智能统一总线的直接接口。本发明在解决其问题的同时，首先基于高速智能统一总线协议的灵活配置特性，实现了ARINC429与其他总线的方便互联；再次减少了总线大规模互联的总线介质的数量；由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件，而其余部分可采用常规器件，从而减少了系统的功耗、代价开销。

下面结合附图和实施例对本发明作详细说明。

附图说明

图1是ARINC429总线与高速智能统一总线的直接接口结构图。

图2是ARINC429总线转高速智能统一总线图。

图3是高速智能统一总线转ARINC429总线图。

具体实施方式

参照图1～3，详细说明本发明。

本发明的ARINC429总线线驱动可采用HI8588作为接收线驱动和H18585作为发送，ARINC429总线控制器基于EP1C12系列FPGA实现；高速双端口RAM采用IDT70V3079；高速智能统一总线协议单元基于低速逻辑器件实现，如EP1C12系列FPGA；高速监视单元采用高速逻辑器件实现，如Hittite公司的高速逻辑器件；高速串并转换单元可采用BCM8152实现10Gbps的数据收发速度。通过编写ARINC429控制器配置程序、高速串并转换单元配置程序使得ARINC429总线和高速串并转换单元可独立工作；通过在高速逻辑器件内实现时钟切换单元、高速监视单元使得双端口SRAM的时钟可智能切换。

本发明的实施需由以下几个步骤完成：

1)ARINC429控制器FPGA实现：ARINC429控制器实现ARINC429的接口功能，完成将串行的双极性归零码信息与32位数据之间的转换。发送和接收都采用状态机技术设计，且接收和发送的状态机独立。

发送过程的初始处于等待状态，当模块输入端的有32位数据时，且数据有效信号有效时，触发状态向开始发送状态转换；在开始转换状态中，发送4个bit的静寂期，同时对数据进行奇校验和数据位调整，完成之后将状态转到发送数据状态；在发送数据状态，每位发送包括两步，即发送数据和归零，完成32位发送后，根据端口是否有数据决定将状态转到等待还是开始发送，若数据有效，就转到开始发送，否则转到等待状态。

接收过程的初始状态处于等待状态，当模块输入端口的ARINC429两路信号逻辑或运算结果不为零时，状态转移到数据接收，同时启动计数器计数，当计数值为4时，若表示‘1’路的信号为‘1’，就记录结果为‘1’，否则若表示‘0’路的信号为‘0’时，就记录结果为‘0‘，当接收到校验位时，进行校验，若满足奇校验结果，则准备输出接收数据，否则发出错误警告，然后将状态转移到静寂期检测状态，检测完成后转入等待状态。静寂期长度不够也会引发错误警告。

2)ARINC429接入高速智能统一总线包括ARINC429总线接收数据，将数据交付高速智能统一总线的发送过程；高速智能统一总线接收数据，将数据交付ARINC429总线的接收过程。

a)ARINC429总线数据转化为高速智能统一总线数据。

采用ARINC429总线收发器对ARINC429网络上的信号进行电平格式调整，将ARINC429差分信号转化成ARINC429TTL电平信号，然后将ARINC429接收信号输入给ARINC429控制器。ARINC429控制器将对ARINC429接收信号按照ARINC429总线协议进行协议解析和数据提取，并将提取的数据通过数据端口传递给高速智能统一总线协议单元。高速智能统一总线协议单元对ARINC429总线接收到的数据按照预先配置的总线协议进行编码，并将编码后的数据以低速时钟写入高速双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在智能总线停止向高速双端口SRAM中写数据时，首先将高速双端口SRAM的读写时钟切换成高速时钟，然后触发高速串并转换单元读取高速双端口SRAM中的数据。高速串并转换单元读取数据后，对数据进行并串转换，之后将数据耦合到光纤上直接发送。

b)高速智能统一总线数据转化为ARINC429总线数据。

采用高速串并转换单元对高速智能统一总线网络上的信号进行串并转换，然后以高速时钟将接收到的数据写入双端口SRAM中的固定区域，并通知高速监视单元。高速监视单元在高速串并转换停止向高速双端口SRAM中写数据时，将高速双端口SRAM的时钟切换到低速时钟，并触发高速智能统一总线协议单元对数据的读取。高速智能统一总线协议单元接收到触发之后，将高速双端口SRAM中的数据读出，并按照预先配置的总线协议进行数据帧解码和有效数据提取，然后将提取的数据交付ARINC429总线控制器。ARINC429总线控制器首先侦听总线状态，在空闲时，将交付的数据按照ARINC429总线协议编码后传递给ARINC429收发器。ARINC429收发器对数据进行电平格式调整之后，将数据耦合到ARINC429网络上进行发送。

本发明在解决其问题的同时，首先基于高速智能统一总线协议的灵活配置特性，实现了ARINC429与其他总线的方便互联；再次将多种总线介质合并成为一束光纤，减少了总线大规模互联的总线介质的数量；再次由于只在与高速智能统一总线相接的高速双端口SRAM、高速串并转换单元、高速监视单元采用甚高频器件，而其余部分可采用常规器件，从而减少了系统的功耗、代价开销。