分数倍采样率变换的并行实现方法及其装置

摘要

本发明公开了一种分数倍采样率变换的并行实现方法，所述方法包括以下步骤：S1：将待变换数据序列x(n)以D路为一组，记为x(0)，x(1)，...，x(D-1)，按频率fi/D输入具有信道标记的D个滤波信道中，其中每一所述滤波信道包括I个子信道；S2：对于每组数据，由所述D个滤波信道获得I×D路待运算数据；S3：根据第一预置规则，由所述I×D路待运算数据中抽取具有固定位置的I路数据执行卷积运算，获得频率分别为fo/I的I路输出数据y(0)，y(1)，...，y(I-1)；其中，fo/fi＝I/D为分数倍采样率变换倍数，I和D互为质数。本发明的方法能将基于多相滤波的分数倍采样率变换的运算速率降低到fi或fo以下，而且能适用于宽带通信系统中的多路并行传输，对于串行数据只需进行串并转换之后再处理。

说明书

技术领域

本发明涉及数字信号传输技术领域，尤其涉及一种基于多相滤波的分数倍采样率变换的并行实现方法及其装置。

背景技术

在全数字接收机中对模拟信号进行采样时，很多情况下采样率并非符号速率的整数倍，而解调器的定时同步等模块一般要求输入数据率为符号率的整数倍，这需要对采样率进行分数倍变换，使采样率变为符号速率的整数倍。分数倍采样率变换的基本操作包括内插和抽取。假定采样后序列x(n)的频率为f_i，期望的整数倍符号速率的序列y(n)的频率为f_o，f_i/f_o＝I/D(D与I互为质数)，则内插倍数和抽取倍数分别为I和D。在进行I倍内插后，为了消除基带频谱的高频镜像，需要进行低通滤波，滤波器通带带宽应不大于π/I。同理，在进行D倍抽取前，为了防止频谱混叠，正确恢复原信号，必须将信号频谱限制在归一化频率π/D之内。用于内插和抽取的两个滤波器为级联滤波，有相同的工作时钟频率，因此可以合并成一个滤波器，通带带宽为min{π/I，π/D}。

如图1所示为现有的分数倍采样率变换的工作原理示意图，其中f_s＝If_i＝Df_o，滤波器H(ejw)工作在时钟f_s下。对于宽带信号，f_i高达100MHz量级，f_s则高达1GHz量级，如此高的处理速率使得器件难以数字实现。通常采用多相滤波技术(例如多相滤波器)将一个完整的滤波器划分成为几个子滤波器分别处理，由此可以极好地降低滤波器的工作频率。多相滤波器可以与抽取过程结合起来，也可以与内插结合起来处理。

如图2所示为基于抽取端多相滤波器的分数倍采样率变换结构示意图。其中，滤波器(低通滤波器常采用FIR结构来实现)的阶数N应为抽取倍数D的整数倍。设定N＝QD，若内插后的序列为s(n)，多项滤波之后、抽取之前的序列为z(n)，则：

$z\left(n\right)=\underset{k=0}{\overset{N-1}{\Sigma }}h\left(k\right)s(n-k)=\underset{i=0}{\overset{D-1}{\Sigma }}\underset{j=0}{\overset{Q-1}{\Sigma }}h(\mathrm{jD}+i)s(n-(\mathrm{jD}+i))=\underset{i=0}{\overset{D-1}{\Sigma }}{h}_i\left(n\right)*s_i\left(n\right)---\left(1\right)$

FIR滤波器相数为D，h_i(n)为第i项子滤波器，h_i(n)和s_i(n)都是对h(n)和s(n)的D倍抽取，初始标号为i。这样将各相累加，最后进行抽取得到y(n)，抽取过程可以采用开关结构实现。根据网络等效原理，将多相滤波与抽取器互换位置，即：将抽取因子移到多相滤波之前，这样滤波器的卷积运算速率由原来的f_s降低至f_o。基于抽取端的多相滤波器虽然降低了卷积运算速率，但内插后的寄存器组的工作时钟以及抽取器的输入数据时钟都是f_s，仍有较大实现难度。此外，与抽取器结合起来的多相滤波结构既要进行内插，又要进行抽取，内插和抽取操作虽然比较简单，但硬件实现上却不太稳定。

如图3所示为基于内插端多相滤波器的变换结构示意图，此时，滤波器的阶数N＝QI，当且仅当n为I的倍数时，s(n)＝x(n/I)，其它情况为0，则可得：

$z(\mathrm{\mu I}+v)=\underset{i=0}{\overset{Q-1}{\Sigma }}\underset{j=0}{\overset{I-1}{\Sigma }}h(\mathrm{iI}+j)s((\mathrm{\mu I}+v)-(\mathrm{iI}+j))$

$=\underset{i=0}{\overset{Q-1}{\Sigma }}h(\mathrm{iI}+v)x(\mu -i)=\underset{i=0}{\overset{Q-1}{\Sigma }}{h}_v\left(i\right)x(\mu -i)=x\left(\mu \right)*h_v\left(\mu \right)---\left(2\right)$

其中0≤v≤I，对于每一个输入x(n)，有I相单独的输出，之后进行D倍抽取。抽取仍然可以采用开关结构实现，只是在这里每个时钟步进量为D。与内插器结合起来的多相滤波结构不再需要进行额外的内插操作，但每一位输入数据对应有I位输出数据h₀(μ)，h₁(μ)...h_I-1(μ)，接着还需要对这I位输出数据进行D倍抽取，仅有1/D的数据才能被抽取到，更多的滤波运算结果将直接被丢弃。通过卷积运算出的这些结果最终被丢弃实质是对资源的巨大浪费。

如上所述，虽然使用多相滤波器避免了使滤波器工作在时钟f_s下，但其最低工作频率也至少为f_i或f_o。在宽带通信系统中，f_i或f_o都已经可达数百MHz，如此高的速率对硬件具有很高的要求，使得分数倍采样率变换结构仍难以实现。因此，随着信号带宽进一步增加，使用多相滤波技术的这类方案将不再适用。所以很有必要考虑进一步降低工作时钟，使其不再受到f_i或f_o的约束。此外，传统分数倍采样率变换的实现结构都是针对单输入单输出的串行数据设计的。而在宽带通信系统中，为了降低处理速率，数据通常都是按多路并行方式进行传输的，这样若要进行分数倍采样率变换，就先要将数据进行并串转换，在采样率变换完毕之后还要进行串并转换实现并行传输。这不但增加了开销，而且并串转换还增加了单路数据传输速率。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是如何将基于多相滤波的分数倍采样率变换结构的运算速率降低到f_i或f_o以下，并使其适用于宽带通信系统中的多路并行传输。

(二)技术方案

为解决上述技术问题，本发明的技术方案提供了一种分数倍采样率变换的并行实现方法，包括以下步骤：

S1：将待变换数据序列x(n)以D路为一组，记为x(0)，x(1)，...，x(D-1)，按频率f_i/D输入具有信道标记的D个滤波信道中，其中每一所述滤波信道包括I个子信道；

S2：对于每组数据，由所述D个滤波信道获得I×D路待运算数据；

S3：根据第一预置规则，由所述I×D路待运算数据中抽取具有固定位置的I路数据执行卷积运算，获得频率分别为f_o/I的I路输出数据y(0)，y(1)，...，y(I-1)；

其中，f_o/f_i＝I/D为分数倍采样率变换倍数，I和D互为质数。

其中，当所述待变换数据为单路串行输入时，步骤S1包括：对输入数据序列x(n)进行串并转换处理，获得频率分别为f_i/D的D路并行数据x(0)，x(1)，...，x(D-1)。

其中，所述方法在步骤S3之后还包括：当要求输出数据为单路串行时，对所述I路输出数据y(0)，y(1)，...，y(I-1)进行并串转换处理，输出频率为f_o的串行数据序列y(n)。

其中，步骤S2中，所述第一预置规则包括：在抽取的I路有效数据中，与第i路数据所对应的子信道的标记Y(i)＝(i×D+v)％I，且所对应的待运算数据最高位标号其中，v为抽取的第一路数据所对应的子信道的标记。

本发明的技术方案该提供了一种分数倍采样率变换的并行实现装置，包括：

信号输入单元，用于将频率为f_i的待变换数据序列x(n)以D路数据为一组输出给所述移位寄存器；

移位寄存器，用于为所述信号输入单元输出的数据提供至少D+Q-1个数据存储位；以及，

D个多相滤波器，每个多相滤波器包括I个子滤波器，所述D个多项滤波器并行工作，从所述移位寄存器处每次提取D+Q-1位数据，并对每一所述多项滤波器的I个子滤波器输入相同的Q位数据，生成I×D路待运算数据，并根据第二预置规则，由所述待运算数据中抽取具有固定位置的I路有效数据执行卷积运算，获得I路输出数据y(0)，y(1)，...，y(I-1)；

其中，f_o/f_i＝I/D为分数倍采样率变换倍数，I和D互为质数；滤波器阶数N＝QI，其中Q为每一子滤波器的系数的个数；子滤波器的系数为N阶滤波器的系数以I为间隔抽取，不同的子滤波器抽取的起始位不同。

其中，所述信号输入单元包括串并转换器，用于将单路数据序列x(n)转换为D路并行数据x(0)，x(1)，...，x(D-1)。

其中，所述装置还包括：并串转换器，用于将所述I路输出数据y(0)，y(1)，...，y(I-1)转换为串行数据序列y(n)。

其中，所述第二预置规则包括：在抽取的I路有效数据中，与第i路数据所对应的子滤波器的相数标记Y(i)＝(i×D+v)％I，且所对应的待运算数据最高位标号其中，v为抽取的第一路数据所对应的子滤波器的相数。

(三)有益效果

本发明的技术方案优化了基于内插端的分数倍采样率变换结构，对待运算的多路子滤波器进行了基于预置规则的选择抽取，未被抽取到的子滤波器不需进行运算，从而降低了运算复杂度，可将多相滤波器的工作始终降低至f_i/D或f_o/I；由于以D路数据为一组执行一次抽取，每次抽取的有效数据的位置是固定的，无需设置额外的抽取模块；此外，传统的采样率变换方案如要应用于多路并行传输模式，需要先将数据转换为串行，处理完毕之后还要将串行数据还原成并行传输，而本发明的技术方案能直接方便地应用于宽带通信系统的多路并行传输模式。

附图说明

图1为传统的分数倍采样率变换的工作原理示意图；

图2为基于抽取端多相滤波器的分数倍采样率变换并行结构示意图；

图3为基于内插端多相滤波器的分数倍采样率变换结构示意图；

图4为根据本发明的分数倍采样率变换的并行实现方法的流程图；

图5为根据本发明的分数倍采样率变换的并行实现装置的结构示意图；

图6为根据本发明的分数倍采样率变换的并行实现方法的一个实施例的示意图。

具体实施方式

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明的目的，但不用来限定本发明的范围。

本发明的核心思想在于，对基于内插端多相滤波器的变换结构进行改进，将变换倍数为f_o/f_i＝I/D的采样率变换过程改进为D路并行输入与I路并行输出之间的转换过程。具体来说，在单路传输模式下，可将单路输入序列转化为D路并行数据；然后通过移位寄存器和相数为I的多相滤波器实现以D组多相滤波器为一组进行一次选择性的卷积运算：从I×D路待运算数据中抽取出I路有效数据执行运算，获得I路输出数据，而不需要再对其它的(I-1)×D路待运算数据进行运算，由此可使多相滤波器的运算速率降低至f_i/D或f_o/I；最后进行一次并串转化即可获得具有期望数据率的输出信号序列。而对于宽带通信系统中的并行传输模式，由于其分数倍采样率变换中改变的仅是传输数据的位宽，每路传输的数据率并没有变化，因此可以将其分数倍采样率变换过程改进为数据位宽的变化过程，且变化系数为D和I。即：本发明对技术方案对于多路传输模式下的分数倍采样率变换仍然适用，且不需要再进行前期的串并转换和后期的并串转化。

需要说明的是，尽管在本发明的技术方案中仍然存在抽取操作，但每次抽取操作中抽取到的数据的位置都是固定的。具体来说，在基于内插端多项滤波器的变换结构的抽取操作中，由于I与D互质，对于不同的输入数据位，所抽取相的位置和所抽取相的数目并不一致。但可以观察到，每输入D个数据之后，有效相的选择位置会重复一次。即：输入数据x(n)时的抽取情况(例如，抽取相的位置和所抽取相的数目)与输入数据x(n-D)时一致。根据本发明的技术方案，将x(KD)...x(k(D+1)-1)共D位数据作为一组数据输入，对于相数为I的D个多相滤波器，将有I×D路待运算数据，若从其中抽取I个有效数据，即：第一个数据抽取之后，每隔D位抽取一位，则这些抽取出的数据的位置是固定的。如上所述，可以对多相滤波器中子滤波器系数进行设置，以实现只对I×D路子滤波器中有效的I路数据进行运算。

图4为根据本发明技术方案的分数倍采样率变换的并行实现方法的流程图。由图中可知，本发明的方法包括以下步骤：

S1：将待变换数据序列x(n)以D路为一组，记为x(0)，x(1)，...，x(D-1)，按频率f_i/D输入具有信道标记的D个滤波信道中，其中每一所述滤波信道包括I个子信道；

S2：对于每组数据，由所述D个滤波信道获得I×D路待运算数据；

S3：根据第一预置规则，由所述I×D路待运算数据中抽取具有固定位置的I路数据执行卷积运算，获得频率分别为f_o/I的I路输出数据y(0)，y(1)，...，y(I-1)；

其中，f_o/f_i＝I/D为分数倍采样率变换倍数，I和D互为质数。

具体地，步骤S1中，可以将输入信号序列转换为具有相同频率的D路并行数据，并将所述D路并行数据依次存入移位寄存器中，由此实现输入信号序列的分组输入；所述包括I个子信道的滤波信道可以通过相数为I的多相滤波器实现，则每一子信道的信道标记对应于每一子滤波器的相数标记。

具体地，步骤S3中，由于每次卷积运算还需要使用前次运算的数据，且滤波器的阶数N应为抽取倍数I的整数倍(N＝QI)，将滤波器分为I个子滤波器，则每个子滤波器的系数有Q个，且参与卷积计算的数据也应为Q个，该移位寄存器至少要多出Q-1个存储空间。即：该移位寄存器至少要提供D+Q-1个数据存储位。

由于每次滤波运算需Q个数据参与，这Q个数据输入D路并行的相数为I的多相滤波器中后，每次应有I×D路输出。根据本发明的技术方案，要从这I×D路输出中抽取I个执行卷积运算：选择初始抽取操作的相数后，每隔D位再抽取一位，从I×D路数据中就能抽取出I位数据。因此，第一位数据抽取的是多项滤波器中的哪一相将直接关系着后面的抽取。假定抽取的第一个数据为第v相(即：抽取的初始相)，将被抽取到的第i路数据所对应的子滤波器的相数标记为Y(i)，则根据数据抽取原则，应有：

Y(i)＝(i×D+v)％I     (3)

其中，“％”表示除法取余。

换句话说，在所抽取的需进行运算的I路有效数据中，与第i路数据所对应的子滤波器(子信道)的相数标记应为公式(3)所示。由Y(i)可以确定每一子滤波器的系数h_Y(i)(n)：

h_Y(i)(n)＝{h(Y(i))，h(Y(i)+I)，h(Y(i)+2I)，...，h((Y(i)+(Q-1)I)}    (4)假定被抽取到的第i路数据所对应的子滤波器的输入数据的起始位(最高位)标号记为c(i)，则由抽取规则可知：

式中表示向下取整，c(i)即是除法商的整数部分。

换句话说，在所选择的需进行运算的I路有效数据中，与第i路数据所对应的子滤波器(子信道)的输入数据最高位标号为c(i)(c(i)实际上代表的是该路数据来自于D路并行数据中的哪一路)。这样，第i路子滤波器的输入数据X(i)为：

X(i)＝{x(c(i)-Q+1)，...，x(c(i)-1)，x(c(i))}         (6)第i路子滤波器的输出数据y(i)为：

$y\left(i\right)=X\left(i\right)*h_{Y\left(i\right)}\left(n\right)=\underset{j=0}{\overset{Q-1}{\Sigma }}h(Y\left(i\right)+\mathrm{jI})·x(c\left(i\right)-j)---\left(7\right)$

如上所述，确定期望的变换倍数f_i/f_o＝I/D之后，确定抽取的第一路数据的相数；通过公式(5)确定抽取的第i路数据来自于D组数据中的哪一组；通过公式(3)确定抽取的第i路数据在其组内的相数；通过公式(7)确定输出数据。

此外，对于单路输入输出模式，本发明的方法在步骤S3之后还包括：对输出的I路并行数据进行并串转换，获得具有期望数据率的输出信号。而对于多路并行传输模式，本发明的技术方案同样适用，只需省去步骤S1中的并串转换和针对单路传输的串并转换。

相应地，如图5所示，基于上述分数倍采样率变换方法，本发明技术方案的分数倍采样率变换的并行实现装置应包括：

信号输入单元，用于将频率为f_i的待变换数据序列x(n)以D路数据为一组输出给所述移位寄存器；对于单路传输模式，所述信号输入单元应包括如图5中所示的串并转换器，用于将单路数据序列x(n)转换为D路并行数据x(0)，x(1)，...，x(D-1)；

移位寄存器，用于为所述信号输入单元输出的数据提供至少D+Q-1个数据存储位；以及

D个多相滤波器，每个多相滤波器包括I个子滤波器，由所述移位寄存器处每次提取D+Q-1位数据，并对每一所述多项滤波器的I个子滤波器输入相同的Q位数据，生成I×D路待运算数据，并根据第二预置规则，由所述待运算数据中抽取具有固定位置的I路有效数据执行卷积运算，获得I路输出数据y(0)，y(1)，...，y(I-1)；

其中，f_o/f_i＝I/D为分数倍采样率变换倍数，I和D互为质数；Q为每一子滤波器的系数的个数；子滤波器系数为N阶滤波器的系数以I为间隔抽取，不同的子滤波器抽取的起始位不同。

此外，对于单路输入输出模式，该装置还应包括如图5中所示的并串转换器，用于将所述I路输出数据y(0)，y(1)，...，y(I-1)转换为串行数据序列y(n)。

优选地，第二预置规则包括：在所选择的需进行运算的I路有效数据中，与第i路数据所对应的子滤波器的相数标记Y(i)＝(i×D+v)％I，且所对应的待运算数据最高位标号其中，v为抽取的第一路数据所对应的子滤波器的相数。

下面将通过具体实施例，对本发明的技术方案进行详细说明。

如附图6所示，假设单路输入输出模式下数据的传输速率f为150M，通过串并转换将其分成5路并行传输，即数据率为750M。假设要求的符号速率为300M，则需要进行分数倍采样率变换，使数据时钟为符号速率的整数倍。若期望的变换倍数为4倍(1.2G)，按单路150M的传输速率，共需8路数据输出，因此，需要通过分数倍采样率变换将5路数据转换成8路数据进行传输。

本实施例中，I和D的值分别为8和5，滤波器的相数为8，设定FIR滤波器为32阶，滤波运算需要涉及4个数据，故输入寄存器的长度应至少为5+4-1＝8，每一存储空间依次记为x(-3)，x(-2)，...，x(4)。串并变换后生成的5路输入数据中，每次输入的5位数据从前至后依次存入寄存器的标记为x(0)～x(4)的五个存储空间中，同时上一次存储的x(2)～x(4)移至x(-3)～x(-1)x(μ)。每次输入的5位数据都对应有8位数据输出，记为：y(0)，y(1)，...y(7)。假定抽取的起始相v为1，则由公式(3)式可知，这8个子滤波器的相数标记分别为：1，6，3，0，5，2，7，4，同时由公式(5)可知每路子滤波器的数据最高位标号分别为：0，0，1，2，2，3，3，4。则由公式(7)可知需要计算并输出的8位数据为：

y(0)＝y₀(1)＝h(1)x(0)+h(9)x(-1)+h(17)x(-2)+h(25)x(-3)；

y(1)＝y₀(6)＝h(6)x(0)+h(14)x(-1)+h(22)x(-2)+h(30)x(-3)；

y(2)＝y₁(3)＝h(3)x(1)+h(11)x(0)+h(19)x(-1)+h(27)x-2)；

y(3)＝y₂(0)＝h(0)x(2)+h(8)x(1)+h(16)x(0)+h(24)x(-1)；

y(4)＝y₂(5)＝h(5)x(2)+h(13)x(1)+h(21)x(0)+h(29)x(-1)；

y(5)＝y₃(2)＝h(2)x(3)+h(10)x(2)+h(18)x(1)+h(26)x(0)；

y(6)＝y₃(7)＝h(7)x(3)+h(15)x(2)+h(23)x(1)+h(31)x(0)；

y(7)＝y₄(4)＝h(4)x(4)+h(12)x(3)+h(20)x(2)+h(28)x(1)        (8)

这样，通过分数倍采样率变换，就将5路150M的数据变成了8路150M数据，使得数据传输率为符号速率的4倍，可以方便地用于后续模块的处理。

以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。