氮化硼与硼-氮化物衍生材料的沉积方法

摘要

本发明提供一种方法和设备来形成邻接基板结构的间隔物材料。在一实施方式中，提供一种处理基板的方法，包括将一具有邻接基板表面的基板结构的基板放到沉积腔室内、沉积间隔层至基板结构和基板表面、以及蚀刻间隔层而露出基板结构和部分基板表面，其中间隔层被设置邻接基板结构。间隔层可包含氮化硼材料。间隔层可包含基底间隔层和衬底层，间隔层可以二步骤的蚀刻工艺蚀刻。

说明书

技术领域

本发明的实施方式大体上是关于制造半导体基板上栅极堆栈结构的侧壁间隔物的方法。

背景技术

超大规模集成(ULSI)电路通常在一个电子器件内包括一百万个以上的晶体管，这些晶体管形成在半导体基板上并协同执行各种功能。晶体管包括互补式金属氧化物半导体(CMOS)场效应晶体管。

CMOS晶体管包括栅极结构，其位于半导体基板的源极区与漏极区之间。栅极结构(堆栈结构)一般包含形成在栅极介电层材料上的栅电极。栅电极控制栅极介电层底下、在漏极区与源极区间形成的沟道区中的载流子的流动，进而开启或关闭晶体管。通常被设置为最接近栅极堆栈结构的是间隔层，其形成侧壁。侧壁间隔物具有数种功能，包括将栅电极和源极与漏极触点或互连线间电绝缘、保护栅极堆栈结构以免在后续处理步骤时被物理退化、及提供氧气与湿气阻障来保护栅极金属。

传统栅极堆栈结构是由介电常数小于约5(k＜5)的材料构成，且通常被氮化硅间隔物保护。晶体管尺寸进一步缩小将很可能需要介电常数大于10(k＞10)的栅极层。若侧壁间隔物接着由介电常数相对高k(k＞7)材料(如氮化硅)组成，则含完整栅电极的器件被使用时，相邻互连线间会发生过度信号干扰。虽然极低k材料(k＜3)可做为间隔层，但此材料通常缺少必要的结构完整性来经历后续处理步骤，例如蚀刻步骤，及/或缺乏必需的氧气与湿气不透过性以防栅极金属遭腐蚀。

此外，用来制备氮化硅间隔物的传统热化学气相沉积(CVD)工艺需采用大于600℃的高沉积温度。虽然高温沉积的氮化物间隔物有很好的共形性(如≥95％)，但高沉积温度会造成栅极器件大量热循环，且不适合用于0.09微米以下技术的先进器件制造业。

因此，需要用于低k栅极堆栈结构的低温、低k侧壁间隔物，其中侧壁间隔物具有结构稳定性和气密性的所需物性。

发明内容

本发明提供一种在栅极堆栈结构上形成侧壁间隔物的方法，该方法藉由在栅极堆栈结构上沉积一层或多层含硼材料及/或含硅材料而制造间隔物。

在一实施方式中，提供一处理基板的方法，包括将基板放到沉积腔室内，所述基板具有邻接基板表面的基板结构；在该基板结构上沉积间隔层和沉积基板表面；以及蚀刻间隔层而露出基板结构和部分基板表面，其中经蚀刻的间隔层的一部分仍保持邻接基板结构。

在另一实施方式中，形成用于栅电极的侧壁间隔物的方法包括将基板放到沉积腔室内，所述基板具有邻接基板表面的栅极结构；流入包含含硼前驱物和含氮前驱物的处理气体至沉积腔室内；在沉积腔室中产生等离子体；在基板表面沉积氮化硼材料层和沉积栅极结构；以及蚀刻氮化硼材料层而露出栅极结构和基板表面，其中一部分的氮化硼材料层仍保持邻接基板结构。

在又一实施方式中，提供一种制造半导体掩模的方法，包括提供具牺牲掩模(sacrificial mask)邻接设置于其上的半导体堆栈结构；沉积共形氮化硼材料层于牺牲掩模和半导体堆栈结构上；蚀刻氮化硼材料层，以提供具邻接至该牺牲掩模侧壁的间隔物衬里的间隔物掩模及露出该牺牲掩模的顶表面；以及移除该牺牲掩模。

附图说明

为让本发明的上述特征更明显易懂，可配合参考实施方式说明，其部分乃绘示如所附附图。须注意的是，虽然所附附图揭露本发明特定实施方式，但其并非用以限定本发明的精神与范围，任何熟习此技艺者，当可作各种的更动与润饰而得其它等效实施方式。

图1绘示根据本发明一实施方式形成的具有栅极结构的晶体管；

图2A-2E绘示根据本发明一实施方式形成间隔物的堆层工艺；以及

图3A-3H为间隔物掩模制造工艺的示例性实施方式的截面图。

具体实施方式

本发明包含形成邻接基板特征结构的介电材料，例如藉由涂铺硼基材料至基板结构，以形成用于双重图案化工艺和用于栅极堆栈结构的间隔物材料。在一实施方式中，间隔物材料是通过沉积及蚀刻氮化硼材料而形成的，此氮化硼材料选择性包括氢、碳、氧、硅、氟和其组合。在另一实施方式中，间隔物材料可通过沉积硼-氮化物层、沉积衬底层于硼-氮化物层上、蚀刻衬底层、以及蚀刻硼-氮化物层而形成。

图1绘示根据本发明一实施方式形成的具有栅极结构的晶体管。参照图1，多个场隔离区102形成一基板100，例如硅片。该多个场隔离区102将某一型导电性(如p型)的井区103和另一型导电性(如n型)的相邻井(未绘示)隔离开来。接着，栅极介电层104邻接形成在基板100和隔离区102上。典型地，栅极介电层104是通过沉积或生长诸如氧化硅(SiO_n)及/或氮氧化硅之类的材料层而形成的，这些材料形成具有介电常数小于约5.0的层。栅极介电层技术的研究进展指出对于形成栅极介电层104期望使用介电常数较大的材料(k＞10)。因此适合采用的材料例子包括金属氧化物(氧化铝(Al₂O₃)、氧化锆(ZrO₂)、氧化铪(HfO₂)、氧化钛(TiO₂)、氧化钇(Y₂O₃)与氧化镧(La₂O₃))、铁电物质(钛锆酸铅(PZT)与钛酸锶钡(BST))、非晶金属硅酸盐(HfSi_xO_y与ZrSi_xO_y)、非晶硅酸盐氧化物(HfO₂与ZrO₂)、和顺电物质(Ba_xSr_1-xTiO₃与PbZr_xTi_1-xO₃)，但不以此为限。含这些材料的高介电常数(k)层可以通过各种沉积工艺而形成。

另外，导电栅电极层106毯覆沉积在栅极介电层104上。栅电极层106一般可包含诸如掺杂多晶硅、未掺杂多晶硅、碳化硅或硅锗化合物之类材料，但不以此为限。然而，预期的实施方式可涵盖栅电极层106，其含有金属、金属合金、金属氧化物、单晶硅、非晶硅、硅化物、或本领域公知的用于形成栅电极的其它材料。

硬掩模层108(如氮化物层)例如以CVD工艺被沉积在栅电极层106上。接着进行光刻工艺，包括遮蔽、曝光及显影光阻层的步骤而形成光阻掩模(未绘示)。利用光阻掩模对准蚀刻来蚀刻硬掩模层至栅电极层106顶部，以将光阻掩模图案转移到硬掩模层，从而于栅电极层106上产生一硬掩模层108。

利用硬掩模对准蚀刻来移除光阻掩模及蚀刻硬掩模层108和栅电极层106下至栅极介电层104顶部，以进一步修改结构而产生导电结构，包括硬掩模层108底下的栅电极层106残余材料。继续进行处理程序，蚀刻栅极介电层104至基板100顶部和隔离区102顶部。如图1所示，栅电极层106和栅极介电层104一起限定出一集成器件(例如晶体管)的复合结构，有时被称为栅极堆栈结构124或栅极。

在进一步处理晶体管中，利用尖端布植工艺形成尖端或浅源极/漏极延伸区140。栅电极层106保护栅极介电层104底下的基板区以免遭离子布植。接着进行快速热处理(RTP)退火，藉以驱动部分位于栅极介电层104底下的源极/漏极延伸区140。

视情况而定，共形氧化物层(未绘示)沉积在整个基板表面。该氧化物层用来保护硅表面以免原子迁徙，例如氮材料从间隔层126移动。可使用四乙氧基硅烷(TEOS)源气体、在低压化学气相沉积腔室中，高温(＞600℃)沉积氧化物层。氧化物层另可用来释放硅基板与间隔层126间的应力，同时保护栅极角落免受间隔层126影响。若采用低k的非氮化硅材料做为间隔层126，例如氮化硼和所述衍生物，则可不用氧化物层或以其它低k材料代替。

随后，在本发明一实施方式中，间隔层126毯覆沉积在栅极堆栈结构124顶部和沿着整个栅极堆栈结构124边长，包括栅电极层106和栅极介电层104的整个侧壁长度，其厚度为约200埃()至约1000，较佳约400至约800。同时，间隔层126沉积在基板100或隔离区102的任何露出部分的顶部。间隔层126可包含一个或多个氮化物层，例如所述氮化硼材料层，其可利用化学气相沉积(如等离子体增强的化学气相沉积)来沉积。

接着蚀刻间隔层126来移除栅电极层106顶部和隔离区102顶表面与基板100大部分顶表面除紧邻栅极堆栈结构124外的间隔层126。在蚀刻工艺的一实施方式中，各向异性蚀刻来蚀刻间隔层，以留下沿着栅电极层106和栅极介电层104的整个侧壁长度的部分间隔层126而形成侧壁间隔层126。在另一实施方式中，任选的衬底层127可与间隔层126沉积，及可采用所述的多重蚀刻工艺。

其次，以深、高剂量布植工艺处理基板100，以于井区103形成深接合面源极/漏极区148。深布植包括使用构成源极/漏极延伸区140的同型导电性杂质来布植离子。同时，若导电栅电极包含多晶硅，则深布植工艺可用来在栅电极层106中掺杂多晶硅(若未先掺杂)。进行活化退火，活化源极/漏极延伸区140和深接合面源极/漏极区148。可利用快速热处理(RTP)进行退火。

图2A-2E绘示了包括含硼间隔层材料的集成示意图。图2A显示了位于一基板(未绘示)上的晶体管结构200。晶体管结构200包含栅极堆栈结构224。栅极堆栈结构224包括栅极介电层204和栅电极层206。硬掩模层208形成在栅电极层206上。栅极堆栈结构224设在源极区212与漏极区214之间。该结构中的场隔离区202将某一型导电性(如n型)的井203(NMOS)和另一型导电性(如p型)的相邻井(未绘示)隔离开来。

间隔层226和衬底层227经沉积及蚀刻而接触栅极堆栈结构224侧壁。间隔层226材料(如所述硼-氮化物材料和其衍生物)沉积在栅极堆栈结构224和源极区212与漏极区214上。如图2B所示，任选的衬底层227沉积在间隔层226上。衬底层227可包含氮化物材料，例如氮化硅，且沉积厚度为间隔层226和衬底层227总体厚度的约1％至约99％，例如约10％至约20％。虽然以下叙述包括任选的衬底层227，但本发明涵盖在无衬底层的情况下进行的后续工艺。

如图2C所示，接着各向异性蚀刻衬底层227，以露出间隔层226的下间隔层材料228的水平部分。各向异性蚀刻工艺可包含等离子体或非等离子体蚀刻工艺，该工艺使用一化学蚀刻气体，例如不含氢的碳氟化合物(如包括四氟化碳(CF₄))和/或含氢的碳氟化合物(如包括三氟甲烷(CHF₃))，和任选的惰性气体(如氦气(He))。

如图2D所示，接着各向同性蚀刻露出的下间隔层226材料，以露出栅极堆栈结构224和源极区212与漏极区214的顶部，而形成间隔层226和衬底层227的间隔物。或者，在间隔层226蚀刻工艺或后续处理步骤期间，可完全或大体上从间隔层226移除衬底层227。各向同性蚀刻工艺可包含等离子体或非等离子体蚀刻工艺，该工艺使用一化学蚀刻气体，例如不含氢的碳氟化合物(如包括二氟乙炔(C₂F₂))和/或含氢的碳氟化合物(如包括三氟甲烷(CHF₃))，氧化气体(如包括氧气(O₂))，和任选的惰性气体(如氩气(Ar))。

图2E绘示其余沉积层及形成用于器件201的通孔。衬底230沉积在该结构200上，而应变诱导层232(可为含硼材料)沉积在衬底230上。覆盖层234接着沉积在应变诱导层232上。前金属介电层(pre-metal dielectric layer，PMD)236接着沉积在覆盖层234上，并以化学机械抛光(CMP)处理。然后图案化前金属介电层236及蚀刻前金属介电层236、覆盖层234、应变诱导层232(如含硼膜)和衬底230，以形成接触栅极堆栈结构224的通孔238。

在此的氮化硼层亦可当作应变诱导层。例如，氮化硼层可沉积在栅极结构上而诱导晶体管的沟道区产生应变。该应变诱导氮化硼层可与在其下的衬底和/或在其顶部上的覆盖层一起被使用。衬底和覆盖层的硼含量低于含硼应变诱导层的硼含量。相较于硼含量较多的应变诱导氮化硼层，衬底和覆盖层的较低的硼含量提供了更好的绝缘性质，例如减少泄漏电流，因而扩大了应变诱导氮化硼层的应用。

例如，衬底230和覆盖层234可为氮化硅、氮化硼或氧化硼层。衬底230的厚度可为约2至约500。除了氮化硼层和氧化硼层是在足以提供较低硼浓度的氮化硼层或硼浓度比氮化硼层低的氧化硼层的条件下被沉积外，可以任何所述的形成氮化硼层的方法来沉积氮化硼层和氧化硼层。

前述晶体管结构和其形成方法的实施方式仅为举例说明而已。可采用其它的栅电极及其形成方法的实施方式来实践本发明。更为详细的关于形成栅极堆栈结构的示例性方法和设备在2003年7月1日提交的、共同受让的序号为No.10/612,642的美国专利申请中被描述，该申请主张2002年7月2日提交的、序号为No.60/393,393的美国临时专利申请的优先权，二者一并引用于此作为参考且不与之相悖。

在另一实施方式中，提供一种制造半导体掩模的方法。可提供具有牺牲掩模和间隔物掩模的半导体堆栈结构，所述牺牲掩模包含一连串接线，所述间隔物掩模包括邻接前述一连串接线的侧壁的间隔物接线。间隔物接线包含所述氮化硼材料。然后移除牺牲掩模而形成半导体掩模。视情况而定，接着剪裁间隔物掩模而提供一剪裁的间隔物掩模。

间隔物掩模的形成为先沉积间隔层于半导体堆栈结构上且共形于牺牲掩模；蚀刻间隔层而提供间隔物掩模并露出牺牲掩模的顶表面，所述的间隔物掩模具邻接一连串牺牲掩模接线的侧壁的间隔物接线；以及移除牺牲掩模。间隔物掩模图案随后被转移到半导体堆栈结构。

视情况而定，移除牺牲掩模前，光阻层被沉积和被图案化至间隔物掩模上以露出部分间隔物掩模，并蚀刻间隔物掩模的露出部分以剪裁间隔物掩模。又或者，移除牺牲掩模后，再剪裁间隔物掩模。若与各牺牲掩模接线相连的间隔物掩模的各对间隔物区可优先连接间隔物掩模中彼此不连续的接线，则围绕牺牲掩模接线末端的部分间隔物掩模可以图案化/蚀刻工艺剪裁。

所述工艺利用邻接光刻图案化牺牲掩模侧壁的间隔物接线来形成半导体图案掩模，而使得光刻图案频率加倍，如此可提供各接线大体上相同的临界尺寸或同样的特征宽度，但特定区域的接线密度加倍。例如，根据本发明一实施方式，牺牲掩模的线距(pitch)选择为4，以最终得到线距为2的间隔物掩模。

间隔物掩模的制造可包括剪裁处理程序，在整个过程中，保留牺牲掩模以提供间隔物掩模结构完整性。图3A-3H绘示根据本发明一实施方式应用示例方法处理半导体堆栈结构的截面图和俯视图。

在图3A中，图案化光阻层302置于半导体堆栈结构300上。在一实施方式中，半导体堆栈结构300包含第一掩模堆栈结构304和第二掩模堆栈结构306于半导体层308上。

图案化光阻层302可含任何适合光刻工艺的材料，例如正型或负型光刻胶，较佳的正型光刻胶材料选自由248nm光刻胶、193nm光刻胶、157nm光刻胶和掺杂邻叠氮萘醌感光剂的酚醛树脂基质组成的群组，较佳的负型光刻胶材料选自由聚顺异戊二烯和聚乙烯醇肉桂酸酯组成的群组。

图案化光阻层302可具适合间隔物掩模制造工艺的任一尺寸。例如，图案化光阻层302的各特征结构303的宽度「x」实质上与半导体器件特征结构的所需临界尺寸(如栅电极的宽度)有关，且可为约10nm至约100nm。间隔物掩模的间隔物线宽可大体上与图案化光阻层302的各特征结构303的宽度相同。接线间距「y」乃选择使倍频方法有效进行，并使后续形成的间隔物接线间距实质上等于各间隔物区的宽度。例如，如图3A所示，若特征结构的频率加倍，则图案化光阻层302的各特征结构303间距「y」大约等于宽度「x」的三倍。在一特定实施方式中，193nm光刻技术用来产生特征结构宽度约45nm、特征结构间距约135nm的图案化光阻层302。此外，图案化光阻层302的线距选择约为4，以最终得到间隔物线距约为2的间隔物掩模。

达成图案化光阻层302的特征结构间距：宽度约为3∶1的方法包括在曝光操作时，过度曝光正型光阻层、或在光刻/显影工艺后，削减光阻层。例如，图案化光阻层302为使用等离子体蚀刻化学剂削减的193nm正型光阻。虽然就倍频方法而言，图案化光阻层302中各特征结构的理想宽度为图案化光阻层302线距的1/4，但最初目标宽度宜稍微加大，以补偿用于图案化第一掩模堆栈结构304的蚀刻工艺。故根据本发明一实施方式，图案化光阻层302的最初线宽为线距的0.281-0.312倍。

参照图3B，利用蚀刻工艺将图案化光阻层302的图象转移到第一掩模堆栈结构304，以形成牺牲掩模310。用来转移图象的蚀刻工艺可为适合从图案化光阻层302转移实质相同的图象至第一掩模堆栈结构304的任何工艺。

第一掩模堆栈结构304(牺牲掩模310)可含适合在间隔物掩模制造工艺中作为牺牲掩模的任何材料或组合材料，且包含如图3A单一斜线所示的单一材料、或二或多个材料(亦如图3A所示的二材料层304A、304B)。第一掩模堆栈结构304的组成和厚度最好由适合于用蚀刻工艺蚀刻的材料组成，在所述蚀刻工艺期间图案化光阻层302保持大体完整。例如，图案化光阻层302可包含碳基材料，第一掩模堆栈结构304可包含选自由氮化硅、氧化硅、和非晶或多晶硅组成群组的材料。若第一掩模堆栈结构304包含氮化硅，则蚀刻工艺采用的气体可选自由C₂F₂和CHF₃组成的群组；若第一掩模堆栈结构304包含氧化硅，则蚀刻工艺可采用的气体选自由C₄F₈和CHF₃组成的群组；若第一掩模堆栈结构304包含非晶或多晶硅，则蚀刻工艺采用的气体可选自由Cl₂和HBr组成的群组。

根据本发明一实施方式，单一材料组成的第一掩模堆栈结构304的厚度乃选择以倍频方法最佳化后续间隔物掩模的形成。第一掩模堆栈结构304的厚度可够薄，以免后续形成的间隔物掩模的间隔物掩模接线崩塌，且厚度又够厚足以控制间隔物掩模接线的临界尺寸。单一材料组成的第一掩模堆栈结构304的厚度为牺牲掩模310的目标线宽的4.06-5.625倍。

根据本发明另一实施方式，如图3A双层所示，第一掩模堆栈结构304包含第一硬掩模层304A于第一掩模层304B上，故如图3B所示，其构成牺牲掩模310包含牺牲硬掩模部分310A于牺牲掩模部分310B上。第一硬掩模层304A和第一掩模层304B以二道不同蚀刻操作利用图案化光阻层302的图象而图案化，且第一硬掩模层304A可含适合用于实质上不影响图案化光阻层302的蚀刻工艺蚀刻的任何材料，第一掩模层304B含有材料的蚀刻特性类似图案化光阻层302的蚀刻特性。依此方法，在后续蚀刻第一掩模层304B期间，相信使用第一硬掩模层304A可保持来自图案化光阻层302的图象。

图案化光阻层302和第一掩模层304B可包含碳基材料，第一硬掩模层304A可包含选自由氮化硅、氧化硅、和非晶或多晶硅组成群组的材料。用于第一硬掩模层304A和第一掩模层304B的蚀刻工艺可与上述用于第一掩模堆栈结构304的蚀刻工艺相同。第一硬掩模层304A的厚度可够薄，以足以相对图案化光阻层302进行高度选择性蚀刻；且厚度又够厚，以免形成针孔而不当露出第一掩模层304B。在一实施方式中，第一硬掩模层304A的厚度为约20nm至约50nm。

第一掩模层304B的蚀刻特性类似图案化光阻层302，图案化光阻层302和第一掩模层304B的厚度是这样选择的以使得于蚀刻第一掩模层304B时，移除所有蚀刻第一硬掩模层304A后所留下的图案化光阻层302部分。例如，根据本发明一实施方式，图案化光阻层302和第一掩模层304B实质上均由碳原子组成。在一实施方式中，第一掩模层304B包含sp³(钻石状)、sp²(石墨状)与sp¹(热解碳状)混成的碳原子混合物，其是利用碳氢化合物前驱物分子进行化学气相沉积工艺而得。本领域已知此种膜层为非晶碳膜或Advanced Patterning Film^TM(APF)。使用选自由氧气(O₂)与氮气(N₂)组合物、或甲烷(CH₄)、氮气(N₂)与氧气(O₂)组合物组成群组的气体的蚀刻工艺来蚀刻含非晶碳膜的第一掩模层304B。在一特殊实施方式中，大体上所有的图案化光阻层302是在与图案化第一掩模层304B相同的蚀刻操作下被移除。第一掩模层304B的厚度可够薄，以免后续形成的间隔物掩模的间隔物掩模接线崩塌；且厚度又够厚，以足以控制间隔物掩模接线的临界尺寸。在一实施方式中，含有第一硬掩模层304A和第一掩模层304B的第一掩模堆栈结构304的总体厚度为牺牲掩模310的目标线宽的约4.06-5.625倍。

再次参照图3B，第二掩模堆栈结构306包含第二硬掩模层306A于第二掩模层306B上。第二硬掩模层306A可具适合保护第二掩模层306B免遭用于形成牺牲掩模310的蚀刻工艺作用的任何性质。第一掩模堆栈结构304可包含如前所述的单一材料，且此材料对第二硬掩模层306A的材料具蚀刻选择性。例如，若第一掩模堆栈结构304包含氮化硅，则第二硬掩模层306A可包含选自由氧化硅、和非晶或多晶硅组成群组的材料。在另一实施方式中，当第一掩模堆栈结构304包含氧化硅，第二硬掩模层306A可包含选自由氮化硅、和非晶或多晶硅组成群组的材料。在又一实施方式中，当第一掩模堆栈结构304包含非晶或多晶硅，第二硬掩模层306A可包含选自由氮化硅和氧化硅组成群组的材料。

根据本发明另一实施方式，第一掩模堆栈结构304包含第一硬掩模层304A和第一掩模层304B。在一实施方式中，第一掩模层304B包含非晶碳膜，并以选自由O₂与N₂组合物、或CH₄、N₂与O₂组合物组成群组的气体蚀刻，第二硬掩模层306A含有选自由氮化硅、氧化硅、和非晶或多晶硅组成的群组的材料。第二硬掩模层306A的厚度够薄足以随后相对第二掩模层306B进行高度选择性蚀刻，且厚度又够厚，以免形成针孔而不当露出第二掩模层306B遭蚀刻第一掩模堆栈结构304的蚀刻工艺作用。在一实施方式中，第二硬掩模层306A的厚度为约15nm至约40nm。

参照图3C，间隔层312共形沉积在牺牲掩模310和第二硬掩模层306A上。间隔层312为倍频方法使用的最后变成间隔物掩模的材料源。间隔层312可包含如前所述的氮化硼。可选择间隔层312的厚度，以决定后续形成的间隔物掩模的特征结构宽度，例如，如图3C所示，间隔层312的厚度与牺牲掩模310的特征结构宽度大体上相同。间隔层312的厚度可大于牺牲掩模特征结构303的宽度，以补偿用于图案化间隔层312的蚀刻工艺。间隔层312的厚度约为牺牲掩模310的特征结构宽度或后续形成的间隔物掩模的所需特征结构线宽的1.06倍。

参照图3D，间隔层312经蚀刻而成间隔物掩模314，并且露出牺牲掩模310和第二硬掩模层306A的顶表面。间隔物掩模314接线共形于牺牲掩模310的特征结构侧壁。图3D绘示每条牺牲掩模310有两条间隔物掩模314。以适于提供良好控制尺寸的任何方法来蚀刻间隔层312，例如以维持牺牲掩模310的临界尺寸宽度。如图3D所示，蚀刻间隔层312，直到间隔物掩模314的接线高度与牺牲掩模310的特征结构大体上等高。间隔物掩模314接线也可凹蚀略低于牺牲掩模310的特征结构的顶表面，以确保间隔物掩模314接线上方与之间的间隔层312不连续。如图3D所示，各间隔物掩模314接线的顶表面宽度大体上与间隔物掩模314和第二硬掩模层306B的界面处的宽度相同。

间隔层312亦蚀刻成间隔物掩模314(如图3D所示)，其对单层的牺牲掩模310、堆栈层的第一硬掩模层304A和第二硬掩模层306A具高度选择性。在本发明一特定实施方式中，一旦露出牺牲掩模310和第二硬掩模层306A的顶表面，用来形成间隔物掩模314的蚀刻工艺即达终点。在一特殊实施方式中，检测到终点后，实施略为过度蚀刻，以确保从牺牲掩模310的特征结构至特征结构(如接线至接线)的间隔物掩模314接线不连续。适合含氮化硼材料的间隔层312的蚀刻工艺的例子包括使用化学蚀刻气体的等离子体或非等离子体蚀刻工艺，例如不含氢的碳氟化合物(如包括C₂F₂、CF₄或其组合)和/或含氢的碳氟化合物(如包括CHF₃)、氧化气体(如包括氧气(O₂))、和选择性包括惰性气体(如氩气(Ar)或氦气)。

形成间隔物掩模314的另一工艺绘示于图3C-3D，其采用双间隔层。

图3C’、3C”及3D’绘示含基底间隔层313和衬底层315的双间隔层共形沉积于牺牲掩模310和第二硬掩模层306A上。基底间隔层313先共形沉积在牺牲掩模310和第二硬掩模层306A上，且包含所述硼-氮化物材料和其衍生物。如图3C’所示，衬底层315沉积在基底间隔层313’上。衬底层315可包含氮化物材料，例如氮化硅，且可沉积厚度为间隔层312(即基底间隔层313和衬底层315)总体厚度的约1％至约90％。

如图3C”所示，接着可各向异性蚀刻衬底层315，以露出间隔层312的下基底间隔层313的水平部分。各向异性蚀刻工艺可包含使用化学蚀刻气体的等离子体或非等离子体蚀刻工艺，例如不含氢的碳氟化合物(如包括C₂F₂、CF₄或其组合)，和/或含氢的碳氟化合物(如包括CHF₃)、氧化气体(如包括氧气(O₂))、和选择性包括惰性气体(如氩气(Ar)或氦气)。

如图3D’所示，接着可各向异性蚀刻露出的下基底间隔层313材料和部分衬底层315，以露出牺牲掩模顶部，而构成具衬底层315形成其上的间隔物掩模314。适合的各向异性蚀刻工艺可为上述用来蚀刻间隔层312的蚀刻工艺。或者，在基底间隔层313蚀刻工艺或后续处理步骤期间，完全或大体上移除间隔物掩模314的衬底层315。

参照图3E及3E’，间隔物掩模314可具有来自牺牲掩模310的材料，通过如在图3E’俯视图所示的间隔物掩模314的末端部分316所示，其仍连续围绕牺牲掩模310各接线末端。如图3E’所示，一旦图案化光阻堆栈结构320，藉由选择性蚀刻暴露于窗口区330的末端部分316，可移除间隔物接线对间的连续性。光阻堆栈结构320沉积在间隔物掩模314和牺牲掩模310与第二硬掩模层306A的露出部分上。

回溯图3E，光阻堆栈结构320可具有光阻层324，其含有上述图3A的图案化光阻层302相关的任何材料。此外，如图3E所示，光阻堆栈结构320可包含底部抗反射涂层(BARC层)322于光阻层324与间隔物掩模314间，以提供光阻层324平坦表面。BARC层可为具有机官能基的旋涂玻璃材料。或者，光阻堆栈结构320完全由光阻层组成。光阻堆栈结构320可以任何提供光阻堆栈结构320平坦表面的工艺沉积。例如，根据本发明一实施方式，光阻堆栈结构320包含光阻层324于BARC层322上，光阻层324和BARC层322均以旋涂工艺沉积；若光阻堆栈结构320主要包含一光阻层，则该光阻层可以旋涂工艺沉积。虽然图3E及3E’绘示保留牺牲掩模310，但本发明涵盖在移除牺牲掩模310材料后，进行间隔物掩模314工艺。

光阻堆栈结构320可以上述图3A的图案化光阻层302相关的任何光刻工艺来图案化，而形成窗口区330露出间隔物掩模314的末端部分316。窗口区330可为适合剪裁间隔物掩模314的任何尺寸。窗口区330可至少暴露间隔物掩模314的整个末端部分316。窗口区330的尺寸亦可选择暴露部分牺牲掩模310，以通融图案化及剪裁工艺中的任何些微偏移。

间隔物掩模314经剪裁成剪裁的间隔物掩模340。间隔物掩模314可以移除间隔物掩模314露出部分的任何蚀刻工艺来剪裁。如图所示，移除对光阻堆栈结构320和第二硬掩模层306A具选择性的末端部分316。或者，可不选择性蚀刻牺牲掩模310的露出部分。较佳地，如图3F所示，剪裁蚀刻工艺对牺牲掩模310的露出部分具选择性。如此，上述用来蚀刻图3C及3D间隔层312的任何材料和蚀刻工艺组合可用来形成剪裁的间隔物掩模340。

参照图3G及3G’，移除光阻堆栈结构320和牺牲掩模310。根据本发明一实施方式，保留牺牲掩模310，以在剪裁间隔物掩模314的过程中提供结构支撑而形成剪裁的间隔物掩模340。然而，一旦形成剪裁的间隔物掩模后，可移除牺牲掩模310而完成倍频掩模制造工艺。

光阻堆栈结构320可以与移除牺牲掩模310相同的工艺操作或于先前工艺操作中而被移除。在一实施方式中，光阻堆栈结构由含碳物质组成，并以先前使用氧气(O₂)与氮气(N₂)的湿式或干式灰化操作移除。牺牲掩模310或牺牲硬掩模部分310A/掩模部分310B可以对剪裁的间隔物掩模340和第二硬掩模层306A具高度选择性的任何技术移除。例如，牺牲掩模310可以选自于热磷酸(H₃PO₄)湿蚀刻、氢氟酸水溶液湿蚀刻、或SiCoNi蚀刻的单一蚀刻操作而被移除。此外，牺牲掩模310可以选择性干蚀刻工艺而被移除，例如选自由氯气(Cl₂)等离子体蚀刻和CF₄/O₂等离子体蚀刻组成群组的单一蚀刻操作。

参照图3H，将剪裁的间隔物掩模340图象转移到第二掩模堆栈结构306，以构成蚀刻掩模370或蚀刻掩模部分370A/370B于半导体层308上。第二掩模堆栈结构306可包含单一材料，并以单一蚀刻操作蚀刻成蚀刻掩模370。或者，以二步骤的蚀刻工艺可形成蚀刻掩模部分370A/370B，其中第一步骤处理层370A，第二步骤处理层370B。

在一实施方式中，第二掩模层306B包含非晶碳材料，例如上述第一掩模层304B组成的实施方式的非晶碳材料。在一特殊实施方式中，第二掩模层306B和蚀刻掩模370的掩模部分370B的厚度为蚀刻掩模370的各接线宽度的约3.125-6.875倍。如图3H所示，第二掩模层306B可以维持蚀刻掩模370的各接线大体上垂直轮廓的任何蚀刻工艺而被蚀刻成掩模部分370B。在一实施方式中，第二掩模层306B包含非晶碳，并以等离子体干蚀刻工艺而被移除，且等离子体含有气体选自于O₂与N₂组合物、或CH₄、N₂与O₂组合物。

在各种实施方式中，已描述一或多个方法来制造蚀刻掩模370，其含有接线为牺牲掩模接线频率的两倍。蚀刻掩模370可接着被用来图案化半导体层308，以例如制造集成电路的器件。根据本发明一实施方式，蚀刻掩模370具有主要地由非晶碳材料组成的掩模部分370B。或者，如图3G及3H所示，剪裁的间隔物掩模图象在转移至半导体层前，先转移到含非晶碳材料层。

半导体层308可为用于器件制造所需的任何膜层、或为任何其它需使用倍频掩模制造的半导体结构。例如，根据本发明一实施方式，半导体层308包含适合图案化成清楚定义的半导体结构阵列的任何材料。在一实施方式中，半导体层308由IV族材料或III-V族材料组成。此外，半导体层308可含任何形态以适合被图案化成清楚定义的半导体结构阵列。半导体层308的形态可选自由非晶、单晶和多晶组成的群组。半导体层308另可包含电荷载体掺质杂质原子。半导体层308更可设在基板上。基板可含适于承受构成工艺的任何材料，例如，基板包含弹性塑料片。基板更可包含适于承受制造工艺且供半导体层配置其上的材料。在一实施方式中，基板包含IV族材料，例如结晶硅、锗或硅/锗；或者，基板包含III-V族材料。基板还可包含绝缘层。在一实施方式中，绝缘层含有材料选自由氧化硅、氮化硅、氮氧化硅和高介电常数(k)介电层组成的群组。

在本发明的各种实施方式中，间隔层126或312可由氮化硼组成，其可掺杂或包括氢、氯、硅、氧或碳。在这些实施方式中，形成的间隔层的k值为约1.1至约10，例如介于3.0-6.0之间。氮化硼层亦可为应力氮化物层，其具有10GPa的压缩与10GPa的拉伸应力，例如拉伸应力大于约2.0GPa或压缩应力小于约-3.5GPa。此外，氮化硼层可在温度低于500℃下以等离子体辅助化学气相沉积(PECVD)工艺沉积。在一实施方式中，处理温度为约100℃至约1000℃，例如约300℃至约500℃，又例如约400℃至约450℃。

较佳的氮化硼材料层具有高阶梯覆盖和低图案负载效应。在此，高阶梯覆盖层的特征结构的不同表面(即侧壁、顶部和底部)间的层厚差百分比比低阶梯覆盖层小。图案负载效应(PLE)定义为在具少数特征结构(隔离区)的基板区中特征结构的部分层厚(如底部、顶部或侧壁)与在具高密度特征结构(密集区)的基板区中特征结构的对应部分层厚间的层厚差百分比，因此图案负载效应百分比越小表示整个基板的层厚越均匀。

在一实施方式中，间隔层由氮化硼组成，其是在PECVD腔室的等离子体条件下，通过包括含硼前驱物、含氮前驱物及任选的惰性气体的混合气体反应而得。适合的PECVD腔室为Dxz^TM腔室，其商业上可取自美国加州圣克拉拉的应用材料公司(Applied Materials，Inc.)。

含硼前驱物包括二硼烷(B₂H₆)、硼氮炔(B₃N₃H₆)、硼氮炔的烷基取代衍生物、三甲基硼(B(CH₃)₃)、三氯化硼(BCl₃)、和其组合。含氮前驱物可包括氨气、联氨(N₂H₄)、和其组合。适合的惰性气体包括氦气(He)、氩气(Ar)、氮气(N₂)、氙气(Xe)、或其组合等。此外，含氮前驱物可用如氩气、氦气、氢气或氙气的稀释气体而稀释。

在掺杂氮化硼层中，沉积氮化硼层期间，选自由含硅化合物、含碳化合物、和其组合组成群组的一或多个化合物亦可被引入腔室。或者，可于沉积氮化硼层前或后引入所述化合物。

适合引至氮化硼材料层的化合物包括含硅前驱物，例如硅烷、三硅胺(TSA)、三甲基硅烷(TMS)、硅氮烷、六甲环三硅氮烷(HMCTZ)、SiH_XR_(4-X)，其中R为烷基、其卤素衍生物、和其组合，但不以此为限；含碳前驱物的通式为C_xH_2x+2(如甲烷(CH₄))、C_xH_2x(如乙烯(C₂H₄))、C_xH_2x-2、和其组合；含氧前驱物例如为氧气(O₂)、臭氧(O₃)、一氧化氮(NO)、一氧化二氮(N₂O)、二氧化碳(CO₂)、水(H₂O)、和其组合；如三氢化磷(PH₃)的含磷前驱物也可引入用于硼-氮化物沉积工艺的处理腔室。沉积硼-氮化物层的方法和其物性更详述于2007年6月19日申请的、共同让渡的美国专利申请案序号11/765,257的申请案和2007年7月13日申请的、美国临时专利申请案序号60/949,796的申请案，其一并引用于此且不与之相悖。

在腔室有或无等离子体的情况下，氮化硼层可由含硼前驱物被沉积至腔室内的基板上。可被使用的适合的沉积腔室包括SE和GT PECVD腔室，二者皆可取自美国加州圣克拉拉的应用材料公司。对于SE腔室，在此的处理条件乃提供二隔离处理区，每一处理区一基板。故各基板处理区和基板所经历的流速为进入腔室的流速的一半。

其上沉积氮化硼层的基板可为硅、含硅或玻璃基板。基板可为裸基板、或具有一或多层沉积其上的材料和/或形成其中的特征结构。

在一实施方式中，氮化硼层是以热分解工艺(即非等离子体工艺)沉积而得。就在腔室无等离子体的情况下沉积氮化硼层而言，沉积期间，腔室内的基板支撑件温度设为约100℃至约1000℃，例如约300℃至约500℃，腔室压力设为约10毫托耳(mTorr)至约760托耳，例如约2托耳至约20托耳。含硼、含氮、含碳、含氧和含硅前驱物可同时引入腔室，其流速各自为约5标准立方厘米每分钟(sccm)至约50标准升每分钟(slm)，例如约10sccm至约1slm。惰性气体引入腔室的流速为约5sccm至约50slm，例如约1slm至约10slm。腔室的喷头与基板支撑件的间距可为约50密尔(mil)至约5000密尔。

硼-氮化物热沉积工艺实例包括通过相距基板表面250密尔的喷头，在20托耳的腔室压力下，引进流速为2400sccm的二硼烷、引进流速为800sccm的氨气、引进流速为2400sccm的氮气，历时15秒。

视情况而定，通过施加射频(RF)功率至腔室的喷头电极及/或基板支撑件电极，产生等离子体供上述氮化硼沉积工艺使用。RF功率可以约2瓦(W)至约5000W(如约30W至约1000W)的功率大小与约100千赫(kHz)至约1兆赫(MHz)(如约300kHz至约400kHz)的单一低频提供、或可以约2W至约5000W(如约30W至约1000W)的功率大小与大于约1MHz(如大于约1MHz一直到约60MHz，例如13.6MHz)的单一高频提供。或者，RF功率可以混频提供，包括以约100kHz至约1MHz(如约300kHz至约400kHz)的第一频率与约2W至约5000W(如约30W至约1000W)的功率大小、和大于约1MHz(如大于约1MHz一直到约60MHz，例如13.6MHz)的第二频率与约2W至约5000W(如约30W至约1000W)的功率大小提供。

让含硼前驱物在存有等离子体下与含氮前驱物反应的实施方式所形成的氮化硼层性质适合硬掩模应用。氮化硼可做为用于多晶硅、硅、钨和介电质蚀刻工艺的硬掩模。例如，其对热氧化物和热氮化物的湿蚀刻速度比(100∶1的氟化氢(HF))分别为0.03和0.3。氩气可被加入前驱物混合物中以降低层介电常数及提高击穿电压。硼-氮化物层性质亦适合后段制程应用，例如铜阻障层。

在一示例实施方式中，以氮气和氨气稀释的二硼烷引入腔室中，并在RF功率提供等离子体的情况下反应以沉积氮化硼层至腔室内的基板。二硼烷引入腔室的流速为约3000sccm且占N₂的5％，氨气引入腔室的流速为约150sccm。RF功率可以约300W与13.6MHz的频率提供。腔室压力为约6托耳，间距为约480密尔。如此可得到具低蚀刻速度、高沉积速度和预期低介电常数的氮化硼层。

在另一实施方式中，含硼前驱物和含氮前驱物为同时引入，含硅前驱物亦可伴随含硼前驱物和含氮前驱物引入腔室而形成SiBN层做为间隔物应用。SiBN层的介电常数小于5.5，击穿电压大于6MV/cm，在2MV下漏电流小于1e^-9安培/平方厘米。沉积SiBN层的示例工艺条件包括以流速60sccm的甲硅烷(SiH₄)、流速600sccm的氨气(NH₃)、流速1000sccm的氮气(N₂)、流速100-1000sccm的二硼烷(B₂H₆)引入前驱体，并以100W RF功率、13.6MHz产生等离子体，同时将腔室条件维持成腔室压力为6托耳、间距为480密尔。视情况而定，SiBN层可在400℃下经紫外线(UV)固化10分钟。

沉积后，可处理氮化硼材料层来修改诸如击穿、介电常数或组成之类的膜层性质。沉积后处理包括等离子体工艺、紫外线(UV)固化工艺、热退火工艺、电子束固化、和其组合。

在处理包含等离子体工艺的实施方式中，等离子体工艺可于与沉积氮化硼层相同或不同的腔室中进行。等离子体可由传送到腔室的喷头电极和/或基板支撑件电极的RF功率产生。RF功率可以约2W至约5000W(如约30W至约1000W)的功率大小与约100kHz至约1MHz(如约300kHz至约400kHz)的单一低频提供、或可以约2W至约5000W(如约30W至约1000W)的功率大小与大于约1MHz(如大于约1MHz一直到约60MHz，例如13.6MHz)的单一高频提供。或者，RF功率可以混频提供，包括以约100kHz至约1MHz(如约300kHz至约400kHz)的第一频率与约2W至约5000W(如约30W至约1000W)的功率大小、和大于约1MHz(如大于约1MHz一直到约60MHz，例如13.6MHz)的第二频率与约2W至约5000W(如约30W至约1000W)的功率大小提供。

等离子体处理使用的等离子体处理气体包含含氮前驱物和/或一或多个稀释气体或惰性气体，含氮前驱物包括氮气(N₂)、氨气(NH₃)、联氨(N₂H₄)、或其组合，稀释气体包括氩气(Ar)、氦气(He)、氢气(H₂)、氙气(Xe)、或其组合。处理期间，等离子体处理气体引入腔室的流速为约5sccm至约50slm，例如约100sccm至约500sccm。等离子体气体流入腔室的时间为约1秒至约2小时，例如约1秒至约60秒。处理期间，腔室压力为约10毫托耳至约760托耳，腔室内的基板支撑件温度为约20℃至约1000℃。提高高频RF功率、增加NH₃流速及延长等离子体工艺处理时间可减低生成层的折射率及提升膜层介电性质。适合等离子体工艺的腔室例子为SE和GTPECVD腔室。

在处理包含UV固化工艺的实施方式中，UV固化工艺可于与沉积腔室相同的腔室中进行、或于作为一完整设备部分(其还包括沉积氮化硼层的沉积腔室)的腔室中进行。例如，UV固化工艺可在NANOCURE^TM腔室中进行，其为包括沉积氮化硼层的PECVD腔室的平台的部分。

可被使用的示例的UV固化工艺条件包括腔室压力为约10毫托耳至约760托耳，基板支撑件温度为约20℃至约1000℃。用于UV固化工艺的基板支撑件温度可大于、小于或等于沉积工艺期间的基板支撑件温度。

UV固化工艺使用的处理气体包含惰性气体、含氮气体、含氧气体、或其组合，其以约5sccm至约50sccm的流速在处理期间被引入腔室。处理气体流入腔室的时间为约1秒至约2小时，例如约1秒至约10分钟。UV辐射可由任何UV源提供，例如微波弧汞灯、脉冲闪光氙灯、或高效率UV发光二极管阵列。UV辐射波长例如为约170nm至约400nm。UV辐射可具单一波长，例如172nm。或者，UV辐射可由波长大于200nm的宽带UV源提供。处理可包含以约1瓦/平方厘米至约1000瓦/平方厘米的紫外线辐射曝照沉积材料，紫外线辐射可提供约0.5eV(电子伏特)至约10eV的光子能，例如约1eV至约6eV。用来进行UV固化工艺后处理的腔室例子为NANOCURE^TM腔室，其可取自美国加州圣克拉拉的应用材料公司。

一般来说，UV固化工艺将移除层内的氢，此很重要，因氢会扩散穿过膜层而抵基板的半导体区，导致形成于基板上的器件的可靠度降低。UV固化工艺通常还将密实膜层及提高膜层拉伸应力至大于约2.0GPa。

在处理包含热工艺的实施方式中，热工艺可于与沉积氮化硼层相同或不同的腔室中进行。沉积材料以大于沉积温度的温度退火处理。处理期间，如上述用于UV固化的处理气体可被引入腔室，以流速为约5sccm至约50slm，例如约10sccm至约1slm。处理气体流入腔室的时间为约1秒至约10小时，例如约10秒至约20分钟。处理期间，腔室压力为约10毫托耳至约760托耳，腔室内的基板支撑件温度为约20℃至约1000℃。适合热退火工艺的腔室例子为SE和GT PECVD腔室。

其它实施方式包括以二或多个上述处理方式(即UV固化工艺、等离子体工艺和热工艺)处理沉积材料。例如，先以UV固化工艺、再以等离子体工艺处理沉积材料。

就需要高阶梯覆盖和最小图案负载效应的应用而言，例如当氮化硼层沉积至栅极堆栈结构上做为间隔层时，可多次循环进行沉积和沉积后处理。在等离子体辅助化学气相沉积反应器中于等离子体条件下、以等于或小于500℃的温度依序或同时沉积一或多层材料，以产生整体k值为约1.1至约10的复合间隔层。

虽然以上沉积和后处理步骤是叙述进行单一沉积步骤后，接着进行单一后处理步骤，但根据本发明其它实施方式，亦可多次循环进行沉积和后处理步骤来形成氮化硼层。在此实施方式中，沉积氮化硼材料使厚度只占预定最终厚度的一部分，然后进行后处理。这一沉积和后处理程序可进行多次，直到达预定厚度。例如，每一循环形成的层厚为约至约例如约至约例如约每一循环的沉积和后处理步骤可于相同腔室、于共享移送室的不同腔室或于不共享移送室的不同腔室中进行。

在氮化硼沉积工艺的一实施方式中，依下列形成氮化硼层时可获得阶梯覆盖大于95％且图案负载效应小于5％：使用400sccm的二硼烷和2000sccm的氮气，在腔室压力6托耳、间距480密尔下，以每循环的沉积速度沉积氮化硼层，历时5秒/循环；以及利用等离子体工艺处理氮化硼层而将氮并入层内及形成氮化硼层，其中等离子体工艺包含使用100sccm的氨气和2000sccm的氮气，以300W的RF功率、13.6MHz的频率施行10秒/循环。氮化硼层的介电常数为4.7。

在另一实施方式中，衬底层沉积在间隔层上。或者，衬底层是在间隔层前及/或后沉积。衬底层可与间隔层于相同腔室或相同处理设备中原位(in situ)沉积。衬底层包含氮化硅，等离子体辅助CVD工艺或热增强工艺的沉积温度为1000℃或以下。氮化硅沉积工艺包括硅源(如甲硅烷(SiH₄))、氮源(如氨气(NH₃))、和惰性气体(如氮气(N₂))。

氮化硼材料层也可做为硬掩模，其在图案化后可牺牲掉或留在结构上。例如，氮化硼材料层为氮化硼层或氧化硼层，其当作蚀刻氧化物、氮化物、硅、多晶硅或金属层的硬掩模。氮化硼材料层亦可用于具介电衬底的「间隙填充」应用。氮化硼材料层已实际用于双图案化方式。

氮化硼材料层还可用于后段工艺应用，例如做为铜阻障层、或铜与铜阻障层间的粘着层，例如通过在其间形成CuBN、CuPBN或CuBCSiN层。铜阻障层可用于传统镶嵌结构或包括藉由沉积及接着移除牺牲材料形成的气隙的结构。

除了膜层组成外，在引入含硼前驱物期间，通过引进其它前驱物至腔室内，可修改氮化硼材料层的其它性质(如折射率(RI)和阶梯覆盖)。比较使用B₂H₆、B₂H₆+NH₃、B₂H₆+SiH₄和B₂H₆+NH₃+SiH₄沉积的各层。B₂H₆+SiH₄层具有最大折射率。使用额外的前驱物、而非单独使用B₂H₆沉积的膜层具有改善的均匀度。B₂H₆+NH₃+SiH₄层具有最佳阶梯覆盖。例如，依下列条件可获得底部/顶部(B/T)阶梯覆盖达91％、侧壁/顶部(S/T)阶梯覆盖达91％、顶部PLE为0％、侧壁PLE为7％且底部PLE为5％：使用400sccm的B₂H₆(N₂中占5％)、40sccm的SiH₄、200sccm的NH₃、4000sccm的N₂，历时15秒，接着进行氮等离子体处理，包含在600W的RF功率与13.6MHz下使用100sccm的NH₃和6000sccm的N₂，历时15秒。

表1列出氮化硼材料层和氮化硅材料层的性质比较。

表1

在此提出的氮化硼层沉积至图案化基板上时的阶梯覆盖一般大于80％。另外，氮化硼材料层似乎具有小于5％的图案负载效应和95％或以上的共形性。已观察到，氮化硼具有所需的蚀刻性质做为在需有氟化氢(HF)湿式清洁或不含清洁步骤的工艺流程中的间隔层材料。氮化硼材料层亦具有良好的间隙填充性质，例如不会在填充间隙中形成空隙或裂缝。

表1的氮化硅材料沉积条件为流入100sccm的甲硅烷(SiH₄)、900sccm的氨气(NH₃)、1000sccm的处理氮气(N₂)，并以150W产生等离子体，且腔室压力为6托耳，喷头与基板间的间距为480密尔。表1中400℃或480℃的氮化硼材料沉积条件为流入2400sccm的二硼烷(B₂H₆)、800sccm的氨气(NH₃)、2400sccm的处理氮气(N₂)，并以150W产生等离子体，且腔室压力为20托耳，喷头与基板间的间距为480密尔。

观察到氮化硼材料在HF、H₃PO₄、和Pyranha溶液(H₂SO₄∶H₂O₂)中的蚀刻速度会随膜层的硼含量增加而减慢。亦观察到氮化硼材料层的折射率会随压力减低，而沉积材料中的B-N键会随压力下降而增加。观察到氮化硼沉积速度会随腔室压力增快。此外，硼浓度提高将造成干和湿蚀刻速度减慢，进而改善对氧化物蚀刻终止层的蚀刻选择性。对于根据本文所述的工艺沉积的氮化硼材料层，氮化硼材料层对氧化物层的蚀刻选择性为约1∶1至约1∶100，例如约1∶3.7至约1∶4.5。

虽然本发明已以较佳实施方式揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视后附的权利要求书所界定的范围为准。