模数转换器、固态图像传感器件以及相机系统

摘要

本发明提供了一种模数转换器、固态图像传感器件以及相机系统，所述模数转换器包括：第一比较器，其将输入信号与作为具有预定极性的斜坡波的第一参考信号进行比较，并当输入信号与第一参考信号一致时，翻转其输出信号；第二比较器，其将输入信号与作为与第一参考信号具有不同极性的斜坡波的第二参考信号进行比较，并当输入信号与第二参考信号一致时，翻转其输出信号；以及计数器，其用于进行计数以测量第一比较器和第二比较器所用的比较时间，其中当第一比较器的输出信号和第二比较器的输出信号中的任何一个首先翻转时，计数器停止计数操作。本发明由于缩短了A/D转换的执行时间，因此可以减少功耗。

说明书

相关申请的交叉引用

本申请包含与2009年4月14日向日本专利提交的日本专利申请JP2009-097885相关的主题并要求其优先权，将该申请的全部内容通过引用并入此处。

技术领域

本发明涉及能在以CMOS图像传感器为代表的固态图像传感器件中使用的模数转换器，还涉及固态图像传感器件以及相机系统。

背景技术

对于互补金属氧化物半导体(CMOS)图像传感器，可以采用与一般CMOS集成电路相同的制造工艺。CMOS图像传感器可以利用单一电源来驱动。再者，利用CMOS工艺可以将模拟电路和逻辑电路集成到同一个芯片中。

因此，CMOS图像传感器具有多种优点，包括有助于减少外围IC的数量。

至于电荷耦合装置(CCD)输出电路，主流CCD输出电路利用具有浮动扩散层的浮动扩散(FD)放大器在单个通道上提供输出。

相反，主流CMOS图像传感器将FD放大器设置在各个像素中，通过在像素阵列中选择一个特定行并同时在列方向上读出该行中的像素来提供列并行输出。

由于很难从布置在像素中的FD放大器中获得充分的驱动能力，因而有必要降低数据速率。从这点上来看，并行处理被认为是有利的。

针对将在列并行输出式CMOS图像传感器中采用的像素信号读出(输出)电路，已经提出了各种电路。

最先进的一种是将模数转换器(以下简称为ADC)布置在各个列中，像素信号以数字信号的形式取得。

例如W.Yang等人所著的“An Integrated 800×600 CMOS ImageSystem”(ISSCC技术论文摘要，304-305页，1999年2月)(非专利文件1)和JP-A-2005-278135(专利文件1)已经披露了包括ADC的列并行输出式CMOS图像传感器。

图1是示出了包括ADC的列并行固态图像传感器件(CMOS图像传感器)的配置示例的框图。

如图1所示，固态图像传感器件1包括像素阵列2、垂直扫描电路3、水平传输扫描电路4和作为一组ADC的一组列处理电路5。

进一步地，固态图像传感器件1包括数模转换器(以下简称为DAC)6和放大电路(S/A)7。

像素阵列2具有单位像素21，各个单位像素21包括以矩阵形式排列的光电二极管(光电转换器)和像素内放大器。

该组列处理电路5具有按列排列的复数个列处理电路51，各个列处理电路用作ADC。

各个列处理电路(ADC)51包括比较器51-1，该比较器将从垂直信号线上各行中的像素之一中获得的模拟信号与参考电压Vslop进行比较，该参考电压Vslop是通过阶跃地改变由DAC6产生的参考电压而获得的斜坡波(RAMP)。

进一步地，各个列处理电路51包括计数器51-2以及锁存器(存储器)51-3，计数器51-2用于进行计数以测量比较器51-1所用的比较时间，锁存器(存储器)51-3用于保存计数结果。

列处理电路51具有n位数字信号转换能力，且布置在各个垂直信号线(列线)8-1～8-n上，借此构成列并行ADC块。

存储器51-3的输出端连接至位宽度例如为2n的水平传输线9。

还设置有与水平传输线9对应排列的2n个放大电路7。

图2是图1所示电路的时序图。

在各个列处理电路(ADC)51中，由布置在各列中的比较器51-1将读入垂直信号线8的模拟信号(电位Vsl)与参考电压Vslop(以特定斜率线性变化的波)进行比较。

此时，计数器51-2进行计数，一直到模拟电位Vsl的电平与参考电压Vslop的电平交叉，并且使比较器51-1的输出翻转为止。将垂直信号线上的电位(模拟信号)Vsl转换为数字信号(进行A/D(模数)转换)。

针对一次读出进行两次A/D转换。

在第一次A/D转换期间，将在单位像素21中取得的复位电平(P相电平)读入垂直信号线8(任一垂直信号线8-1～8-n)上，然后进行A/D转换。

P相电平或者复位电平受像素间的差异的影响。

在第二次A/D转换期间，将在各个单位像素21中进行光电转换后的信号的电平(D相电平)读入垂直信号线8(任一垂直信号线8-1～8-n)上，然后进行A/D转换。

D相电平也受像素间的差异的影响。从D相电平中减去P相电平以实现相关双采样(CDS)。

将转换为数字信号的信号记录在各个存储器51-3中。数字信号由水平(列)传输扫描电路4顺序地从存储器中通过水平传输线9上读入放大电路7，最后输出。

从而，执行列并行输出处理。

然而，具有上述构造的固态图像传感器件的缺点是由于进行A/D转换处理所用的时间太多，所以读出很耗时。

例如，当采用10位计数器时，需要2¹⁰(1024)个时钟脉冲。当A/D转换器的分辨率增加1位时，需要2¹¹(2048)个时钟脉冲，即，需要双倍的时钟脉冲。时钟脉冲的数量指数倍地增加。

因此，由于帧时间有限，随着像素数量的增加，提高A/D转换器的分辨率变得困难。

减少计数器的功耗已经成为必须克服的问题。

发明内容

因此，本发明期望提供一种A/D转换器，其能实现高比特精度的A/D转换，同时无需提高时钟频率或者增加读出时间，本发明还提供一种包含该A/D转换器的固态图像传感器件以及相机系统。

根据本发明的一种实施例，提供一种A/D转换器，其包括：第一比较器，其用于将输入信号与作为具有预定极性的斜坡波的第一参考信号进行比较，并当输入信号与所述第一参考信号一致时，翻转第一比较器的输出信号；第二比较器，其用于将输入信号与作为与所述第一参考信号具有不同极性的斜坡波的第二参考信号进行比较，并当输入信号与所述第二参考信号一致时，翻转第二比较器的输出信号；以及计数器，其用于进行计数以测量所述第一比较器和所述第二比较器所用的比较时间。当所述第一比较器的输出信号和所述第二比较器的输出信号中的任何一个首先翻转时，所述计数器停止计数操作。

根据本发明的另一实施例，提供一种固态图像传感器件，其包括：进行光电转换的像素阵列，其具有多个以矩阵形式排列的像素；以及像素信号读出电路，其用于以多个像素为单位从像素阵列中读出像素信号。像素信号读出电路对应于像素列各自包括：第一比较器，其用于将输入信号与作为具有预定极性的斜坡波的第一参考信号进行比较，并当输入信号与所述第一参考信号一致时，翻转第一比较器的输出信号；第二比较器，其将输入信号与作为与所述第一参考信号具有不同极性的斜坡波的第二参考信号进行比较，并当输入信号与所述第二参考信号一致时，翻转第二比较器的输出信号；以及计数器，其用于进行计数以测量所述第一比较器和所述第二比较器所用的比较时间。当所述第一比较器的输出信号和所述第二比较器的输出信号中的任何一个首先翻转时，所述计数器停止计数操作。

根据本发明的再一实施例，提供一种相机系统，其包括：固态图像传感器件，以及在所述固态图像传感器件上形成拍摄图像的光学系统。固态图像传感器件包括：进行光电转换的像素阵列，其具有多个以矩阵形式排列的像素；以及像素信号读出电路，其用于以多个像素为单位从像素阵列中读出像素信号。像素信号读出电路对应于像素列各自包括：第一比较器，其用于将输入信号与作为具有预定极性的斜坡波的第一参考信号进行比较，并当输入信号与所述第一参考信号一致时，翻转所述第一比较器的输出信号；第二比较器，其将输入信号与作为与所述第一参考信号具有不同极性的斜坡波的第二参考信号进行比较，并当输入信号与所述第二参考信号一致时，翻转第二比较器的输出信号；以及计数器，其用于进行计数以测量所述第一比较器和所述第二比较器所用的比较时间。当所述第一比较器的输出信号和所述第二比较器的输出信号中的任何一个首先翻转时，所述计数器停止计数操作。

根据本发明的实施例，第一比较器和第二比较器将输入信号与第一参考电压和第二参考电压进行比较。此时，计数器进行计数，一直到模拟输入信号的电平与第一或者第二参考信号的电平相一致，并且将第一比较器的输出和第二比较器的输出中的任何一个进行翻转为止。首先翻转的比较器的输出用于将模拟输入信号转换为数字信号(对模拟输入信号进行A/D转换)。

根据本发明的实施例，在无需提高时钟频率或者增加读出时间的情况下，可以实现高比特精度A/D转换。这就减少了高功率输出所耗的翻转时间。因此，可以比普通构造以更快的速度完成A/D转换。

由于缩短了A/D转换的执行时间，因此可以减少功耗。

附图说明

图1是示出了包括ADC的列并行固态图像传感器件(CMOS图像传感器)的配置示例的框图；

图2是关于图1所示电路的时序图；

图3是示出了根据本发明的一种实施例的包括ADC的列并行固态图像传感器件(CMOS图像传感器)的配置示例的框图；

图4是更具体地示出了如图3所示的包括ADC的列并行固态图像传感器件(CMOS图像传感器)中包括的一组ADC的框图；

图5是示出了根据本实施例的CMOS图像传感器中包括的由四个晶体管组成的像素示例的示意图；

图6是示出了根据本实施例的用作DAC的参考电压产生单元的配置示例的示意图；

图7是示出了根据本实施例的用作DAC的参考电压产生单元的配置示例的示意图；

图8是用于说明在根据本发明的实施例的固态图像传感器件中进行的操作的时序图；

图9是示出了应用了根据本发明的实施例的固态图像传感器件的相机系统的配置示例的示意图。

具体实施方式

以下将参照附图描述本发明的实施例。按照下列主题顺序地加以说明：

1.固态图像传感器件的整体配置示例

2.列ADC的配置示例

3.DAC的配置示例

4.相机系统的配置示例

图3是示出了根据本发明的一种实施例的包括ADC的列并行固态图像传感器件(CMOS图像传感器)的配置示例的框图。

图4是更具体地示出了如图3所示的包括ADC的列并行固态图像传感器件(CMOS图像传感器)中包括的一组ADC的框图。

1.固态图像传感器件的整体配置示例

如图3和图4所示，固态图像传感器件100包括：用作摄像单元的像素阵列110、垂直扫描电路120、水平传输扫描电路130和时序控制电路140。

进一步地，固态图像传感器件100包括：作为一组ADC并被用作像素信号读出电路的一组列处理电路150、以及包括DAC(数模转换器)161的DAC和偏置电路160。

固态图像传感器件100进一步包括放大电路(S/A)170、信号处理电路180和线存储器190。

上述部件中，像素阵列110、垂直扫描电路120、水平传输扫描电路130、一组列处理电路150、DAC和偏置电路160、以及放大电路(S/A)170以模拟电路形成。

时序控制电路140、信号处理电路180和线存储器190以数字电路形成。

像素阵列110具有复数个单位像素110A，各个单位像素包括光电二极管(光电转换器)和像素内放大器，像素阵列110二维地(以矩阵形式)排列成m行n列。

[单位像素的配置示例]

图5是示出了根据本实施例的CMOS图像传感器中包括的由四个晶体管组成的像素示例的示意图。

单位像素110A包括例如用作光电转换器的光电二极管111。

单位像素110A包括相对于光电二极管111作为有源元件的四个晶体管，即，用作传输元件的传输晶体管112、用作复位元件的复位晶体管113、放大晶体管114和选择晶体管115。

光电二极管111将入射光光电转换为与光量成正比的电荷(此处为电子)量。

传输晶体管112连接在光电二极管111和用作输出节点的浮动扩散结FD之间。

当驱动信号TG通过传输控制线LTx施加于传输晶体管112的栅极(传输栅极)时，传输晶体管112将由光电二极管111进行光电转换所产生的电子传输到浮动扩散结FD。

复位晶体管113连接在电源线LVDD和浮动扩散结FD之间。

当复位信号RST通过复位控制线LRST施加于复位晶体管113的栅极时，复位晶体管113将浮动扩散结FD处的电位复位为电源线LVDD上的电位。

放大晶体管114的栅极与浮动扩散结FD相连。放大晶体管114通过选择晶体管115连接在信号线116上，并与布置在像素阵列外部的恒流源一起形成源极跟随器。

当控制信号(地址信号或者选择信号)SEL通过选择控制线LSEL施加于选择晶体管115的栅极时，选择晶体管115被导通。

当导通选择晶体管115时，放大晶体管114将浮动扩散结FD处的电位放大，并输出与该电位相对应的电压至信号线116。位于信号线116上的从像素中输出的电压被提供给用作像素信号读出电路的列处理电路150。

由于例如传输晶体管112、复位晶体管113和选择晶体管115的栅极在各行中互相连接，上述操作在一行的像素上并行地同时进行。

在像素阵列110中，复位控制线LRST、传输控制线LTx和选择控制线LSEL作为一组线铺设在像素阵列的各行中。

复位控制线LRST、传输控制线LTx和选择控制线LSEL由用作像素驱动单元的垂直扫描电路120驱动。

在固态图像传感器件100中，设置有产生内部时钟并用作从像素阵列110中顺序地读出信号的控制电路的时序控制电路140、控制行地址和行扫描的垂直扫描电路120、以及控制列地址和列扫描的水平传输扫描电路130。

时序控制电路140产生由像素阵列110、垂直扫描电路120、水平传输扫描电路130、列处理电路150、DAC和偏置电路160、信号处理电路180和线存储器190进行的多种信号处理所必需的时序信号。

在像素阵列110中，通过由使用线快门(line shutter)而实现的光子累积和释放，对画面或者屏幕图像以像素行为单位进行光电转换。将模拟信号VSL输出至属于一组列处理电路150的各个列处理电路151。

2.列ADC的配置示例

该组列处理电路150具有作为ADC块的并列的复数个列处理电路151。

即，该组列处理电路150具有n位数字信号转换能力，且布置在各条垂直信号线(列线)116-1～116-n上。因此，形成列并行ADC块。

各个列处理电路151包括第一比较器152-1和第二比较器152-2，这两个比较器用于将一个从垂直信号线116上的像素中获得的模拟信号(电位VSL)与极性彼此不同的第一参考电压Vslop1和第二参考电压Vslop2进行比较。

极性互不相同的第一参考电压Vslop1和第二参考电压Vslop2生成为斜坡波，它们以特定斜率线性变化，并且由DAC161产生。

再者，各个列处理电路151包括进行计数以测量第一比较器152-1或者第二比较器152-2所用的比较时间的计数器153，以及保存计数器153的计数结果的锁存器(存储器)154。

当模拟电位VSL的电平与第一参考电压Vslop1的电平交叉时，第一比较器152-1翻转其输出信号SCMP1。

当模拟电位VSL的电平与第二参考电压Vslop2的电平交叉时，第二比较器152-2翻转其输出信号SCMP2。

计数器153与例如时钟CLK同步地进行计数操作。当第一比较器152-1的输出信号SCMP1和第二比较器152-2的输出信号SCMP2中的任何一个被首先翻转时，计数器153停止计数操作。

第一参考电压Vslop1或者第二参考电压Vslop2的变化被转换为时间上的变化。列处理电路151对特定周期(时钟脉冲)被重复的次数进行计数，于是将时间转换为数字值。

当模拟信号VSL与参考电压Vslop1或Vslop2交叉时，比较器的任何一个输出首先翻转。停止向计数器153输入时钟，或者向计数器153输入被停止输入的时钟。然后完成A/D转换。

锁存器154的输出连接至位宽度为2n位的水平传输线LTRF。

还设置有与水平传输线LTRF对应设置的2n个放大电路170以及信号处理电路180。

如上所述，在根据本实施例的列ADC中，两个参考电压Vslop1和Vslop2用于从像素输出的一个模拟信号VSL。当两个比较器152-1和152-2的任何一个输出首先翻转时，计数操作就终止，并且执行A/D转换。

因此，在根据本实施例的列ADC中，高功率输出所耗的翻转时间缩短了。与普通结构相比，可以高速实现A/D转换。

由于缩短了A/D转换的执行时间，所以可以减小功耗。

此外，在无需提高时钟频率或者增加读出时间的情况下，可以实现高比特精度A/D转换。

A/D转换时段结束之后，保存在锁存器153中的数据项由水平传输扫描电路130在水平传输线LTRF上传输，并通过放大电路170输入至信号处理电路180。通过执行预定的信号处理来产生二维图像。

水平传输扫描电路130对几个通道上的信号执行同时的并行传输，以实现保证传输速率的目的。

时序控制电路140产生由包括像素阵列110和一组列处理电路150在内的各个单元所执行的多种信号处理所必需的时序信号。

信号处理电路180在随后的阶段利用线存储器190中存储的信号来补偿缺失的垂直线或者缺失的点，对信号进行箝位处理，并执行比如并串转换、压缩、编码、相加、平均或者间歇操作等数字信号处理。

在线存储器190中存储有以像素行为单位进行传输的数字信号。

在本实施例的固态图像传感器件100中，信号处理电路180的数字输出被作为ISP或者基带LSI的输入而传输。

作为用于读出CMOS图像传感器中的像素信号的技术，已知一种方法，该方法对例如由光电二极管等光电转换器从光信号中产生的信号电荷进行临时采样，并通过位于附近的MOS开关将其读入电容器。

在采样电路中，产生了与采样电容器的电容负相关的噪声。在像素中，当信号电荷被传输至该采样电容器时，利用电位梯度充分地传输该信号电荷。因此，在采样过程中不会产生噪声。然而，当前述电容器处的电压电平被复位为基准值时，噪声出现了。

作为消除噪声的技术，采用了相关双采样(CDS)方法。

这是一种在紧接着上述采样的状态下读出和存储信号电荷(复位电平)，读出已采样的信号电平以及执行减法以消除噪声的技术。

3.DAC的配置示例

接下来将描述产生极性互不相同的第一参考电压Vslop1和第二参考电压Vslop2的DAC161的配置示例。

图6和图7是示出了作为本实施例所采用的DAC的参考电压产生单元的配置示例的示意图。

如图6和图7所示的参考电压产生单元200包括复数(n)个单元块210-1～210-n、第一节点ND201、第二节点ND202、第一斜坡波输出端T01以及第二斜坡波输出端T02。

而且，参考电压产生单元200包括第一斜坡波电阻元件R201、第二斜坡波电阻元件R202和开关SW201～SW204。

参考电压产生单元200是能产生极性互不相同的第一参考电压Vslop1和第二参考电压Vslop2的电路。

第一参考电压Vslop1和第二参考电压Vslop2是以特定斜率线性变化的斜坡波。

提到第一和第二参考电压具有互不相同的极性，是指作为斜坡波的第一参考电压Vslop1和第二参考电压Vslop2的斜率为正和负或者相互相反(翻转)(彼此垂直相反)，并大体上垂直对称。

换句话说，参考电压产生单元200产生第二参考电压Vslop2以及第一参考电压Vslop1，该第二参考电压Vslop2的斜率和作为斜坡波的第一参考电压Vslop1的基准电压的斜率垂直相反。

当读出P相电平时，参考电压产生单元200只产生第一参考电压Vslop1。当读出D相电平时，参考电压产生单元200产生第一参考电压Vslop1和第二参考电压Vslop2。

参考电压产生单元200具有与所需比特数具有相同数量的并列单元块，并连接至第一节点ND201和第二节点ND202。

单元块210-1～210-n具有相同的配置。

单元块210包括与电源VDD和斜坡波选择开关212相连接的电流源211。

斜坡波选择开关212包括第一斜坡波选择开关213和第二斜坡波选择开关214。

第一斜坡波选择开关213的端子a连接至电流源211，其端子b连接至第一节点ND201。

第二斜坡波选择开关214的端子a连接至电流源211，其端子b连接至第二节点ND202。

开关SW201将其端子a连接至第一斜坡波电阻元件R201的一端，将其端子b连接至第一节点ND201。第一斜坡波电阻元件R201的另一端接地。

开关SW202将其端子a连接至第二斜坡波电阻元件R202的一端，将其端子b连接至第二节点ND202。第二斜坡波电阻元件R202的另一端接地。

开关SW203将其端子a接地，将其端子b连接至第一节点ND201。

开关SW204将其端子a接地，将其端子b连接至第二节点ND202。

第一节点ND201连接至第一斜坡波输出端T01，第二节点ND202连接至第二斜坡波输出端T02。

在参考电压产生单元200中，当输出第一参考电压Vslop1时，如图6所示，将单元块210-1～210-n的第一斜坡波开关213接通。

单元块210-1～210-n的第一斜坡波开关213被顺序地关断，例如，首先与计数器时钟同步地使单元块210-1的第一斜坡波开关213关断。于是，流入第一斜坡波电阻元件201的电流逐渐减少。

由此产生第一参考电压Vslop1，第一参考电压Vslop1是一个大体上例如从电源电位电平线性地下降到接地电位的斜坡波(ramp wave)。

在参考电压产生单元200中，当输出第二参考电压Vslop2时，如图6所示，将单元块210-1～210-n的第二斜坡波开关214提前关断。

将单元块210-1～210-n的第二斜坡波开关214顺序地接通，例如，首先与计数器时钟同步地将单元块210-1的第二斜坡波开关214接通，以逐渐增加流入第二斜坡波电阻元件202的电流。

由此产生第二参考电压Vslop2，第二参考电压Vslop2是一个大体上例如从接地电位线性地上升到电源电位电平的斜坡波(ramp wave)。

为了在P相电平的读出期间只产生第一参考电压Vslop1，如图7所示，将开关SW201和SW204接通，而将开关SW202和SW203关断。

为了复位第一参考电压Vslop1和第二参考电压Vslop2，将开关SW201和SW202关断，而将开关SW203和SW204接通。

如上所述，必须准备从DAC输出的极性相反的斜坡波。从电路方面来说，DAC输出斜坡波是很容易的。

接下来，将依照图8所示的时序图描述上述部件中执行的操作。

当读出P相电平时，由作为DAC161的参考电压产生单元200只产生第一参考电压Vslop1。

在各个列处理电路(ADC)151中，由布置在各列中的第一比较器152-1将读入垂直信号线116上的模拟信号电位VSL与第一参考电压Vslop1(以特定斜率线性变化的斜坡波)进行比较。

此时，计数器153进行计数，一直到模拟电位VSL的电平与第一参考电压Vslop1的电平交叉，并且比较器152-1的输出翻转为止。垂直信号线116上的电位(模拟信号)VSL被转换为数字信号(进行A/D转换)。

针对一次读出进行两次A/D转换。

在第一次A/D转换期间，将在单位像素110A中取得的复位电平(P相电平)读入垂直信号线116(任一垂直信号线116-1～116-n)上，并进行A/D转换。

复位电平或者P相电平受像素间的差异的影响。

在第二次A/D转换期间，将由单位像素110A进行光电转换后的信号(D相电平)读入垂直信号线116(任一垂直信号线116-1～116-n)上，并进行A/D转换。

当读出D相电平时，由参考电压产生单元200产生第二参考电压Vslop2以及第一参考电压Vslop1，该第二参考电压Vslop2的斜率与作为斜坡波的第一参考电压Vslop1的基准电压的斜率垂直相反。

在各个列处理电路(ADC)151中，由布置在各列中的第一比较器152-1和第二比较器152-2将读入垂直信号线116上的模拟信号电位VSL与第一参考电压Vslop1和第二参考电压Vslop2进行比较。

此时，计数器153进行计数，一直到模拟电位VSL的电平与第一参考电压Vslop1或者第二参考电压Vslop2的电平交叉，并且第一比较器152-1和第二比较器152-2的任何一个输出翻转为止。

当读出D相电平时，首先翻转的比较器的输出用于将垂直信号线116上的电位(模拟信号)VSL转换(A/D转换)为数字信号。

例如，当垂直信号线116上的模拟信号电位VSL为低功率输出(来自P相电平的变化有限)时，被输入第一参考电压Vslop1的第一比较器152-1的输出信号用于执行A/D转换。

当模拟信号电位VSL为高功率输出(来自P相电平的变化较大)时，被输入第二参考电压Vslop2的第二比较器152-2的输出信号用于执行A/D转换。

由于上述操作，当使用第二参考电压Vslop2时，计数值被转换为与计数值的上限的差值。与普通电路相比，可以大大缩短翻转时间。

随着P相电平转换和D相电平转换，通过执行从D相电平中减去P相电平来实现相关双采样(CDS)。

数字化信号被记录在锁存器(存储器)154中，随后被水平(列)传输扫描电路130通过水平传输线LTRF顺序地读入放大电路170，最终被输出。

如上所述，执行列并行输出处理。

根据目前所描述的，本实施例的固态图像传感器件包括：进行光电转换的像素阵列110，其具有多个以矩阵形式排列的像素；以及像素信号读出电路(列处理电路组或ADC组)150，其以行为单位从像素阵列100中读出数据项。

固态图像传感器件100包括参考电压产生单元200，其是能产生具有不同极性的第一参考电压Vslop1和第二参考电压Vslop2的电路。

每组列处理电路150包括第一比较器152-1和第二比较器152-2，它们用于将一个通过垂直信号线116从各个像素中获得的模拟信号(电位VSL)与具有不同极性的第一参考电压Vslop1和第二参考电压Vslop2中的任何一个进行比较。

进一步地，各个列处理电路151包括进行计数以测量第一比较器152-1或者第二比较器152-2所用的比较时间的计数器153，还包括保存计数器153的计数结果的锁存器(存储器)154。

因此，本实施例可以提供如下优点。

根据本实施例，可以缩短高功率输出所耗的翻转时间。与普通构造相比，可以高速执行A/D转换。

由于可以缩短A/D转换的执行时间，所以可以减小功耗。

此外，在无需提高时钟频率或者增加读出时间的情况下，可以实现高比特精度A/D转换。

必须准备从DAC输出的极性翻转的斜坡波。从电路方面来说，DAC输出斜坡波是很容易的。

具有上述优点的固态图像传感器件可以被用作包含在数码相机或者摄像机中的图像传感装置。

4.相机系统的配置示例

图9是示出了应用了根据本发明的实施例的固态图像传感器件的相机系统的配置示例的示意图。

如图9所示，相机系统300包括采用了根据本实施例的固态图像传感器件100的图像传感装置310。

相机系统300包括将入射光(图像光)引入到图像平面的透镜320，透镜320是将入射光引入图像传感装置310的像素区域的光学系统(形成拍摄图像)。

进一步地，相机系统300包括驱动图像传感装置310的驱动电路(DRV)330和处理图像传感装置310的输出信号的信号处理电路(PRC)340。

驱动电路330包括产生多种时序信号并以预定的时序信号驱动图像传感装置310的时序发生器(未标示)，该多种时序信号包括启动脉冲和时钟脉冲，该启动脉冲用于驱动包括在图像传感装置310中的电路。

信号处理电路340对图像传感装置310的输出信号执行预定的信号处理。

将由信号处理电路340处理的图像信号记录在例如存储器等记录介质中。记录在记录介质中的图像信息作为硬拷贝从打印机等装置中输出。将由信号处理电路340处理的图像信号在由液晶显示器等实现的监视器上形象化为运动图片。

如上所述，上述固态图像传感器件100作为图像传感装置310合并在比如数字静物相机等摄像设备中，从而可以实现高精度相机。

本领域的技术人员应当明白，在不脱离所附权利要求及其等同方案的范围内，根据设计需要和其它因素可出现各种变化、组合、子组合和替代。