用于执行谐波抑制混频的谐波抑制混频器单元和方法

摘要

提供了一种谐波抑制混频器单元，包括输入(RF)、具有至少两个晶体管单元(T3a、T3b；T4a、T4b)的至少一个谐波抑制单元(HRU)，所述至少一个谐波抑制单元(HRU)用于将来自所述输入(RF)的输入信号与乘法信号(ELO)相乘。所述谐波抑制混频器单元还包括：晶体管控制信号产生单元(GGU)，用于产生针对所述至少一个谐波抑制单元(HRU)的所述至少两个晶体管单元(T3a、T3b；T4a、T4b)的晶体管控制信号(GS1-GS4)，其中，所述晶体管控制信号(GS1-GS4)是通过从本地振荡器信号(LO)导出而产生的。针对所述至少两个晶体管单元(T3a、T3b；T4a、T4b)的晶体管控制信号(GS3、GS4)是以小于50％的占空比产生的，并且被产生为使得通过对晶体管单元(T3a、T3b；T4a、T4b)的输出信号进行相长求和来得到乘法信号(ELO)的形状。所述晶体管控制信号(GS1-GS4)被产生为使得仅对具有相同符号或为零的晶体管单元的输出信号进行求和。

说明书

技术领域

本发明涉及一种用于执行谐波抑制混频的谐波抑制混频器单元和方法。

背景技术

典型的传统电路或混频器将输入信号与本地振荡器LO信号相乘。该乘法是可以例如通过对电流进行切换来执行的，以获得低噪声和高线性结果。

图1示出了如开关MOS混频器和Gilbert单元混频器之类的典型混频器。开关MOS混频器包括四个MOS晶体管TA、TB、TC和TD。晶体管TA和TB耦合至第一电阻器R_S，晶体管TC和TD耦合至第二电阻器R_S。这两个R_S耦合至混频器的RF输入。此外，运算放大器OP耦合在晶体管TA、TB、TC和TD与IF输出之间。晶体管TA和晶体管TC耦合至运算放大器OP的第一输入，而晶体管TB和TD耦合至运算放大器的第二输入。晶体管TA和TD的栅极耦合在一起，晶体管TB和TC的栅极耦合在一起。将本地振荡器信号LO作为输入施加到晶体管的栅极端子。通过对晶体管TA、TB、TC和TD进行切换来执行RF输入信号与LO信号的混频。

图2示出了根据现有技术的上变频混频器的方波乘法的基本图示。上述乘法对应于输入信号与具有方波的本地振荡器LO信号的乘法(如图2所示)，即，在乘法中还包括方波的谐波。因此，若干不想要的变频或乘法分量可能出现在混频器的输出处。相应地，对于具有基本平衡开关混频器的下变频接收机，对在与L0频率相距IF距离处的所需信道进行下变频。然而，此外还对与3·LO、5·LO、7·LO等相距IF距离处的RF信号进行变频。

窄带接收机被设计为具有RF选择性，该窄带接收机被配置在混频器之前，以移除否则可能会由LO谐波进行下变频的任何信号。另一方面，宽带接收机将需要跟踪滤波器或谐波抑制混频器。谐波抑制混频器用于抑制可能会出现的与一些LO谐波有关的下变频或上变频。理想地，这可以通过如图3中针对上变频混频器而示出的线性乘法来执行。然而，一般地，存在不利的噪声和不利的线性性能。原理上，谐波抑制混频器可以用于上变频(输出频率高于输入频率)以及用于下变频(输出频率低于输入频率)。在上变频中，谐波抑制混频器可以用于防止多个谐波。

在“A 1.75GHz Highly Integrated Narrow-Band CMOS TransmitterWith Harmonic-Rejection Mixers”，IEEE Journ.Solid State Circuits，Vol.36，No 12，Dec 2001中，示出了备选解决方案，其中，可以通过将多个开关乘法器进行组合并对施加到乘法器或其相应晶体管中的每一个的LO信号进行时间移位，来改变LO信号的有效形状。

US 2004/005869公开了具有多个Gilbert单元的另一种谐波抑制混频器。

US 2005/0059376公开了一种用于通过使用混频器级进行谐波抑制来进行频率变换的方法。

然而，与基本的开关混频器相比，根据现有技术的谐波抑制混频器遭受不利的噪声性能的影响。此外，在谐波抑制混频器中必须切换的晶体管的数目相当高。这还导致了本地振荡器LO驱动器功率较高(这是由于本地振荡器电路必须能够驱动所有晶体管)以及硅面积较大。此外，由于串扰，使得这些晶体管的布局变得复杂。此外，由于必须对准若干参数，因此为了在LO谐波的变频(由于电容性和/或电阻性寄生现象而产生)期间改进有限的抑制而结合的校准回路是高度复杂的。

发明内容

因此，本发明的目的是提供一种更简易、复杂度较低的谐波抑制混频器单元。

根据权利要求1和11所述的谐波抑制混频器单元以及根据权利要求15或16所述的用于执行谐波抑制混频的方法解决了该目的。

因此，提供了一种谐波抑制混频器单元。所述谐波抑制混频器单元包括输入、具有至少两个晶体管单元的至少一个谐波抑制单元，所述至少一个谐波抑制单元用于把来自所述输入的输入信号与乘法信号相乘。所述谐波抑制混频器单元还包括：晶体管控制信号产生单元，用于产生针对所述至少一个谐波抑制单元的所述至少两个晶体管单元的晶体管控制信号，其中，所述晶体管控制信号是通过从本地振荡器信号导出而产生的。针对所述至少两个晶体管单元的晶体管控制信号是以小于50％的占空比产生的，并且被产生为使得通过对晶体管单元的输出信号进行相长求和(constructive summation)来得到乘法信号的形状。所述晶体管控制信号被产生为使得仅对具有相同符号或为零的晶体管单元的输出信号进行求和。因此，可以避免信号的相消求和(destructive summation)。

根据本发明的一方面，如果关断所述至少两个晶体管单元，则端接晶体管单元提供所述至少两个晶体管单元与端接节点的端接。因此，对于两个晶体管单元都被关断的情况，可以实现电路的适当端接。

根据本发明的另一方面，所述晶体管控制信号产生单元适于通过从本地振荡器信号导出针对所述端接晶体管单元的晶体管控制信号，来产生该晶体管控制信号。该晶体管控制信号的频率是针对所述至少两个晶体管单元的晶体管控制信号的频率的两倍。

根据本发明的另一方面，至少一个混频器单元被设置为与所述至少一个谐波抑制单元并联。所述混频器单元包括至少两个晶体管单元。针对所述混频器单元的所述至少两个晶体管单元的晶体管控制信号是由所述晶体管控制信号产生单元产生的，并具有50％的占空比。这里，经典混频器可以被结合到所述谐波抑制混频器中。

根据本发明的另一方面，提供了变频增益调制装置，其与所述至少一个谐波抑制单元串联耦合。所述变频增益调制装置包括：至少一个变频增益调制单元，用于执行电压至电流转换以及用于对电压至电流转换的增益进行调制。相应地，对所述谐波抑制混频器的变频增益进行调制。

本发明还涉及一种具有输入和至少一个混频器单元的谐波抑制混频器，所述至少一个混频器单元具有至少两个晶体管单元，用于对来自所述输入的输入信号进行混频。所述谐波抑制混频器还包括与所述至少一个混频器单元串联耦合的变频增益调制装置。所述变频增益调制装置包括：至少一个变频增益调制单元，用于执行电压至电流转换以及用于对电压至电流转换的增益进行调制。所述谐波抑制混频器还包括：晶体管控制信号产生单元，用于通过从本地振荡器信号导出针对所述至少两个晶体管单元的晶体管控制信号，来产生所述晶体管控制信号。

根据本发明的一方面，所述变频增益调制单元包括耦合在所述输入与第一节点之间的第一电阻器、耦合在所述输入与第二节点之间的第二电阻器、与所述第一节点串联耦合的晶体管、与所述第二节点串联耦合的晶体管。此外，在所述第一节点与端接节点之间耦合了端接晶体管，在所述第二节点与所述端接节点之间耦合了另一端接晶体管。针对晶体管的晶体管控制信号由所述晶体管控制信号产生单元产生，使得对由电压增益调制装置执行的电压至电流转换的增益进行调制。

本发明还涉及一种用于执行谐波抑制混频的方法。具有至少两个晶体管单元的至少一个谐波抑制单元把来自输入的输入信号与乘法信号相乘。利用晶体管控制信号产生单元，通过从本地振荡器信号导出针对所述至少两个晶体管单元的晶体管控制信号，来产生所述晶体管控制信号。以小于50％的占空比产生所述晶体管控制信号。产生所述晶体管控制信号，以使得通过对来自晶体管单元的输出信号进行相长求和来得到所述乘法信号的形状。所述晶体管控制信号被产生为使得仅对具有相同符号或为零的晶体管单元的输出信号进行求和。

本发明还涉及一种用于执行谐波抑制混频的方法，其中，通过包括至少两个晶体管单元的混频器单元，对来自输入的输入信号进行混频。与所述至少一个混频器单元串联耦合的变频增益调制装置执行变频增益调制。执行电压至电流转换，并对电压至电流转换的增益进行调制。利用晶体管控制信号产生单元，通过从本地振荡器信号导出针对所述晶体管单元的晶体管控制信号，来产生所述晶体管控制信号。

此外，本发明还涉及以下理解；对于现有技术的谐波抑制混频器，将具有50％占空比的多个时间移位的驱动信号(从LO信号导出)应用于混频器晶体管。典型地，混频器单元(可以是混频器中的晶体管对)的输出信号可以是方波，并且将方波相加或求和就得到有效乘法输出信号。将输入信号与乘法信号相乘。结果是接近正弦波的阶梯式信号形状。应当注意，方波不与向电路中的晶体管的栅极施加的栅极信号相对应。实际上，方波与一个乘法器单元(可以是混频器中的晶体管对)的乘法器输出信号相对应。若干个乘法器信号的组合产生有效乘法形状。还应当注意，每个乘法器单元具有特定的权重或变频增益。乘法器单元的变频增益将确定有效乘法形状中的一个阶梯的高度。然而，根据现有技术，有效乘法信号至少部分地是通过信号抵消来实现的，即，当进行方波的减法时。这可以例如在两个方波为负而第三个方波为正时发生。尽管对信号进行了相消信号抵消，但来自三个混频器的噪声不是相关的，并且噪声性能退化。

因此，本发明涉及以下思想：提供一种谐波抑制混频器，其中，晶体管的晶体管控制信号被控制为使得总体有效乘法或LO信号不是通过信号抵消而是通过对LO单元(例如，可以是混频器中的晶体管对)的输出信号进行求和来得到的。不执行信号抵消，这是由于不会发生(通过相应地控制晶体管控制信号)要进行求和的方波的一部分为正而另一部分为负的情况。这可以通过对混频器的变频增益进行调制(例如，通过引入与混频器串联的变频增益调制单元)来执行，而不是通过设置多个并联的乘法器以获得乘法或LO信号的期望有效形状来执行。备选地，具有两个晶体管单元或晶体管对的混频器的晶体管控制信号是从乘法或LO信号导出的，并且是以小于50％的占空比产生的。晶体管控制信号被产生为使得可以对所述两个晶体管单元或所述两个晶体管对的输出信号进行相长组合，而不是相消信号抵消。这种变频电路或混频器是有利的，因为其需要较少的开关器件，即较小的硅面积和较低的功率。此外，由于低增益部分不是通过信号抵消来实现的，因此可以改进噪声性能。此外，混频器可以被重新配置为抑制不同的谐波集合。最后，可以更容易地执行校准。根据本发明的谐波抑制混频器可以用在上变频器中或用在下变频器中。

应当注意，本发明的优点在于，有效LO或乘法信号的形状不是通过信号抵消来实现的(因此，变频增益调制不是通过信号抵消来实现的)。

从属权利要求中限定了其他方面。

附图说明

现在参照附图来更详细地描述本发明的优点和实施例。

图1示出了根据现有技术的开关MOS混频器和Gilbert单元混频器的电路图；

图2示出了根据现有技术的上变频混频器的方波乘法的基本图示；

图3示出了上变频混频器中的线性乘法的图示；

图4示出了根据第一实施例的谐波抑制混频器的基本图示；

图5示出了根据第二实施例的谐波抑制混频器的示意图示；

图6示出了根据第三实施例的LO信号的有效形状的曲线图；

图7示出了根据第四实施例的谐波抑制混频器的基本图示；

图8示出了根据第五实施例的谐波抑制混频器的基本图示；

图9示出了根据第六实施例的谐波抑制混频器的框图；

图10a至10c示出了图9的电压至电流单元的不同实施方式的示意电路图；

图11a和11b示出了谐波抑制单元的单端和平衡实施方式的基本电路图；

图12a和12b示出了根据图9的电流至电压单元的基本电路图；以及

图13示出了根据第七实施例的谐波抑制混频器的框图。

具体实施方式

图4示出了根据第一实施例的谐波抑制混频器单元的基本电路图。在图4的上半部分，示出了谐波抑制混频器的栅极信号GS1-GS4和所产生的有效乘法或本地振荡器信号ELO的图。栅极信号GS1-GS4是从本地振荡器信号LO导出的。栅极信号GS1的时间周期对应于栅极信号GS2的时间周期，并且是LO或乘法信号的时间周期的1/2。然而，栅极信号GS2是相对于栅极信号GS1反转的。栅极信号GS3的时间周期对应于栅极信号GS4的时间周期以及LO信号的时间周期。然而，栅极信号GS4是相对于栅极信号GS3反转的。

如果将DC电压施加至RF输入，则可以在IF输出处测量根据本发明所述的有效LO或乘法信号。还可以通过监视运算放大器的输入端子处的电流，来测量有效LO或乘法信号。换言之，有效LO或乘法信号的形状可以被视为输入信号的幅度调制。运算放大器OP1的输入端子处的信号对应于RF输入信号与有效LO或乘法形状的乘法。有效LO或乘法形状还描述了从RF输入电压信号向进入运算放大器OP1的输入端子的电流的转变。因此，有效LO或乘法形状还描述了从RF输入向运算放大器的输入端子的电压至电流转换。

栅极信号GS1-GS4是从图4所示的栅极信号产生单元GGC中的LO信号导出的。通过将栅极信号GS1-GS4应用于相应晶体管并通过由相应电阻器引入的加权，来得到有效LO信号。相应地，电阻器(即，电阻器值)将确定由栅极信号驱动的输出晶体管对中的每一个对有效LO或乘法信号的贡献。栅极信号GS1-GS4指示MOS晶体管开关T1-T4的状态。如果MOS开关导通，则有效LO信号的上部的高度或量值由与电阻器R1并联的电阻器R2和与电阻器R4并联的电阻器R3的值来确定。有效LO信号的底部的高度由电阻器R1、R4的值来确定。通过改变电阻器R5和R6的值，可以改变总增益。仅引入了晶体管T5a、T5b，以改进温度补偿。应当注意，晶体管T5a、T5b是可选的，并且可被短路所替代。基本乘法器是由受栅极信号GS3、GS4控制的晶体管T3a、T3b；T4a、T4b实现的。

在图4的下半部分，示出了谐波抑制混频器的电路图。具体地，示出了针对3次和5次谐波的谐波抑制MOS混频器。谐波抑制混频器单元包括耦合至第二电阻器R2的第一输入RF+，该第二电阻器R2与第一节点N1和一个第一晶体管T1b串联。第二输入RF-耦合至第三电阻器R3，该第三电阻器R3与第二节点N2和另一第一晶体管T1a串联。两个端接晶体管T2a、T2b耦合在节点N1与地或端接节点TN之间以及节点N2与地或端接节点TN之间。这两个第一晶体管T1a、T1b在其相应的栅极处接收第一栅极信号GS1。这两个端接晶体管T2在其相应的栅极处接收第二栅极信号GS2。与第二电阻器R2和第一晶体管T1并联设置第一电阻器R1和一个第五晶体管T5b。与第三电阻器R3和第一晶体管T1的串联连接并联地设置第四电阻器R4和另一第五晶体管T5a。晶体管T5a、T5b的栅极耦合至电源电压vdd。电阻器R2、R3以及晶体管T1a、T1b；T2a、T2b形成了用于对变频增益进行调制的变频增益调制单元CGM。

提供了栅极信号产生单元GGU，用于从LO信号产生栅极信号，即，栅极信号是从LO信号导出的，即，若干个变频增益调制单元CGM可以被并联设置，并形成变频增益调制装置CGU。利用串联解决方案，可以并联放置多个变频增益调制单元CGM，从而形成变频增益调制装置，其中，例如如图6所示，每个单元包括在有效LO形状中增加更多阶梯的更小占空比。

第二电阻器R2耦合至正RF输入+，第三电阻器R3耦合至负RF输入-。在变频增益调制单元CGM的输出01、02处，设置了四个晶体管T3a、T3b、T4a、T4b(即，混频器)。此外，在四个晶体管T3a、T3b、T4a、T4b的输出与输出IF之间设置了运算放大器OP1。谐波抑制部件的第一输出端子01耦合至一个第三晶体管T3b和一个第四晶体管T4b。谐波抑制单元的第二输出O2耦合至另一第三晶体管T3a和另一第四晶体管T4a。一个第四晶体管T4b耦合至一个第三晶体管T3a。另一第四晶体管T4a耦合至另一晶体管T3b。

混频器的MOS晶体管T3a、T3b、T4a、T4b分别由具有50％占空比的栅极信号GS3、GS4(栅极信号GS 1-GS2的占空比可以小于50％)控制，并用于如根据图4所述的变频，即，MOS晶体管T3a、T3b、T4a、T4b实质上与四个晶体管TA、TB、TC和TD相对应。

栅极信号的产生使得防止来自不同乘法器单元或混频器的输出信号被相消地(destructively)相加。当与+RF输入串联的开关接通至运算放大器的输入端子之一，同时存在另一个开关将-RF输入与同一输入端子相连时，发生相消求和。换言之，当形成经由电阻器从RF输入中的一个与运算放大器的输入端子之一的连接，同时形成经由电阻器从RF输入中的另一个与运算放大器的输入端子的另一连接时，发生相消的信号抵消。然而，根据本发明，这种相消的信号抵消不会在本发明的实施例中发生。

这一点是可以根据第一实施例、通过由变频增益调制装置CGU对变频增益进行调制来实现的。这里，变频增益调制装置CGU被设置为与混频器单元(具有50％占空比)串联。必须确保避免RF输入的+和-输入与混频器输出处的节点同时连接。而是要改变与混频器单元串联的阻抗级。

应当注意，变频(通过对四个晶体管T3a、T3b、T4a、T4b进行切换)的增益与运算放大器OP1的反馈阻抗和RF输入端口同混频器之间的阻抗(即，变频增益调制装置CGU的阻抗)之比成比例。因此，变频增益调制装置CGU用于对RF端口与混频器之间的阻抗进行调制。这种调制是利用频率为混频器栅极信号频率的两倍的方波(即，第一晶体管T1a、T1b的栅极信号GS1的频率是晶体管T3a、T3b、T4a、T4b的栅极信号频率的两倍)来执行的。换言之，通过控制栅极信号GS1，来对变频增益调制装置CGU的阻抗进行调制，因此也对变频的增益进行了调制。如果不使用变频增益调制单元CGM，则可以通过导通第一晶体管T1a、T1b以及通过连续关断晶体管T2a、T2b来关断变频增益调制单元CGM。这是有利的，原因是：由于在这种情况下不再需要驱动MOS晶体管，因此可以节省功率。

由于执行了电压至电流转换，因此变频增益调制装置CGU还可以被视为电压至电流转换单元。稍后还将参照图9和图13来描述这种电压至电流转换单元。

根据图4，谐波抑制混频器用于对变频增益进行调制。这可以通过对晶体管T1a、T1b进行切换来执行。这里，实现了串联解决方案。

可以通过调整开关信号GS1、GS2的延迟和/或通过调整通过调整电阻器R1、R2来调整增益调制量，来执行谐波抑制单元的校准。

如果还需要抑制具有更高次LO谐波的下变频，则如稍后参照图9所述，可以并联地添加更多的谐波抑制部件。这里，将更多阶梯相加，以更精确地接近正弦波。利用这种谐波抑制单元，可以通过抑制具有更多LO谐波的下变频来实现更为复杂和有效的本地振荡器形状。

图5示出了根据第二实施例的谐波抑制混频器的示意图示。在图5的上半部分，示出了有效本地振荡器LO或乘法信号ELO和栅极信号GS2-GS4的图。栅极信号GS2-GS4是从栅极信号产生单元GGU中的LO信号导出的，并且，栅极信号GS2-GS4可以应用于谐波抑制混频器单元的不同晶体管单元。栅极信号GS2的时间周期与LO信号的时间周期的1/2相对应。栅极信号GS3的时间周期与栅极信号GS4的时间周期以及LO信号的时间周期相对应。然而，栅极信号GS4相对于栅极信号GS3是时间偏移的。与LO信号的原始占空比50％相比，栅极信号的占空比减小。

在图5的下半部分，示出了根据第二实施例的谐波抑制混频器的电路图。根据第二实施例的谐波抑制混频器实质上与根据第一实施例的谐波抑制混频器相对应，即，根据第二实施例的谐波抑制混频器还包括栅极信号产生单元GGU。然而，省略了第五晶体管T5、第一和第四电阻器R1、R4，并且晶体管被短路所替代，即，没有提供变频增益调制装置。在图5中，示出了第三LO谐波抑制混频器。与根据第一实施例的有效LO信号LO相比，有效LO或乘法信号适于引入零态(zero-state)。有效LO信号ELO的导通状态是LO信号的时间周期T的大约1/3。零态对应于大约1/6T。栅极信号GS2用于控制第二晶体管T2a、T2b，而栅极信号GS3、GS4用于控制晶体管T3a、T3b、T4a、T4b(因此控制变频)。第二实施例相对于第一实施例是有利的，这是由于需要更少的开关器件(省略了晶体管T1a、T1b)，从而导致硅面积更小以及功率更低。此外，由于零态部件不是通过根据现有技术的信号抵消来实现的，因此还改进了噪声性能。

根据第二实施例，栅极信号GS3、GS4的占空比已被改变为不再是50％。相应地，可以发生以下情况：栅极信号GS3、GS4驱动的主乘法器的晶体管T3a、T3b、T4a、T4b都不导通。对于这种情况，添加端接晶体管T2a、T2b，以能够在晶体管T3a、T3b和T4a、T4b关断时提供定义的输入阻抗。相应地，当栅极信号GS3和GS4为低时，栅极信号GS2为高。

在图4和5中，提供了晶体管T2a、T2b，以确保节点N1和N2与端接节点TN(gnd或vdd)的适当端接。如果连接至相同支路的其他开关都是开路，则必须提供节点的适当端接，例如通过将节点接地。

在图4和5中，已利用MOS晶体管实现了谐波抑制混频单元。然而，应当注意，根据图4和5的谐波抑制混频器单元还可以基于双极晶体管实现。

可以将第一和第二实施例相结合，以实现如根据第三实施例的图6所示的阶梯式有效LO或乘法形状ELO。这可以通过将根据第一实施例的多个变频增益调制装置和根据第二实施例的有效LO零态相结合来执行。此外，需要对栅极信号进行正确定时。

备选地，根据图6的有效LO或乘法形状可以由并联设置的若干个根据第二实施例的谐波抑制单元HRU来实现(同样见图9)。

可以将有效LO形状ELO分解为若干个LO信号，作为谐波抑制单元HRU的输出信号，例如如图5或图9所示。换言之，谐波抑制单元HRU可以是图5的电路但没有运算放大器OP1和电阻器R5、R6。此外，必须产生实现LO单元的输出信号所需的相应的栅极信号。

对于每个阶梯或每个附加的变频增益，增加求和信号(例如如图9或13所示)。每个阶梯不是通过信号抵消来实现的。具体地，占空比不再是50％。变频增益的每次增大是通过并联地增加信号来实现的。在图6中可见，在右手侧，将有效LO信号ELO分解为不同信的号LO1-LO4。晶体管控制信号被产生为使得从不会发生LO单元的一个输出信号为+1而另一个输出信号为相反数之和(opposite sum)的情况。LO单元的输出信号之和始终是相长的(constructive)，从来不是相消的。+信号从不与-信号组合。-信号仅与另一个-信号或与0信号组合。+信号仅与另一个+信号或与0信号组合。由于不允许信号减法，因此避免了信号抵消。

根据本发明的方案包括首先分解有效LO或乘法信号ELO。尽管根据现有技术通过对具有50％占空比的信号进行时间偏移来对有效LO信号进行分解，但根据第二实施例，通过不具有50％占空比的信号来对有效LO信号进行分解。此外，分解后的信号的乘法必须由开关电路来实现。换言之，首先，将有效LO信号分解为图6的右手侧所示的信号。此后，需要执行第二次分解，以获得例如如图5所示的栅极信号。

根据图4，对有效LO形状的构造是以串联方式执行的，而根据图5或7，有效LO形状的构造是通过并联地设置若干个谐波抑制单元HRU而以并联方式执行的。

图7示出了根据第四实施例的谐波抑制混频器的基本图示。根据第四实施例的谐波抑制混频器用于LO信号的3次和5次谐波。除了端接晶体管T2a、T2b和晶体管T3a、T3b、T4a、T4b(用于变频)以外，还提供了具有另一组四个晶体管T6a、T6b、T7a、T7b和两个电阻器R7、R8的混频器单元MU，与晶体管T3a、T3b、T4a、T4b和电阻器R2、R3并联耦合。栅极信号GS2控制第二晶体管T2a、T2b的栅极。栅极信号GS3和GS4分别控制第三和第四晶体管T3a、T3b和T4a、T4b的栅极。栅极信号GS6和GS7分别控制第六和第七晶体管T6a、T6b和T7a、T7b的栅极。第二栅极信号GS2的时间周期是栅极信号GS3、GS4、GS6、GS7的时间周期的1/2。第三、第四、第六和第七栅极信号GS3、GS4、GS6、GS7的时间周期可以对应于LO信号的时间周期。第七栅极信号GS7相对于第六栅极信号GS6是反转的。

根据第四实施例，为了得到期望的有效LO信号ELO，可以将根据图1的具有经典混频器单元MU的基本开关级与根据图5的谐波抑制单元HRU相结合。第四实施例是有利的，这是由于没有设置与信号路径串联的开关。这里，需要较小的LO信号驱动器并因此有较低的功率消耗，这是由于无源MOS开关级的线性与串联电阻器和串联开关的电阻器Ron之比成比例。栅极信号GS3、GS4的占空比小于50％。因此，如上所述引入晶体管T2a、T2b。

图8示出了根据第五实施例的谐波抑制混频器的基本图示。根据第五实施例的谐波抑制混频器基于根据第四实施例的谐波抑制混频器来构成正交混频器。这里，可以省略耦合至地的第二晶体管T2a、T2b，并可以共享两个电阻器R2、R3。根据图7的谐波抑制混频器包括两组四个晶体管以进行变频，而根据图8的谐波抑制混频器包括四组四个晶体管T3a、T3b、T4a、T4b；T6a、T6b、T7a、T7b；T8a、T8b、T9a、T9b；T10a、T10b；T11a、T11b以进行变频。图8的右上角示出了用于控制四组中的晶体管的栅极信号GS1-GS11。

在图8中，示出了特殊的实施例。占空比是25％，因此，可以共享谐波抑制的串联电阻器，并且不需要端接至地或虚地的端接晶体管(T2a、T2b)。

在正交混频器中，对输入信号进行两个乘法，即，一个同相乘法和一个90°相移乘法，使得存在I部分和Q部分。如果在Q路径中，耦合至地的晶体管是导通的，即开关是闭合的。在混频器的I部分中，相应的开关是开路的。当Q路径中谐波抑制单元HRU的晶体管开路时，I路径中的相应晶体管是闭合的。

栅极信号产生单元GGU(图8未示出)接收本地振荡器信号LO作为输入信号，并输出所需的栅极信号GS1-GS11。然后将相应的栅极信号提供给晶体管的栅极。本地振荡器信号LO的频率应当高于有效LO信号的频率，以提供足够的上升沿和下降沿，从而导出栅极信号。

在图8中，去掉端接晶体管，并在混频器的I部分和Q部分之间共享电压至电流V2I转换单元V2I(这里是V2I转换电阻器)。

图9示出了根据第六实施例的谐波抑制混频器的框图。在图5中示出了谐波抑制混频器的电路图，而图9示出了谐波抑制混频器的框图。谐波抑制混频器包括输入IN、具有不同增益V2IG1-V2IGN的多个电压至电流单元、以及电流至电压单元I2V，该多个电压至电流单元耦合至输入IN并与多个谐波抑制单元HRU1-HRUN串联(其中，每个V2I单元与谐波抑制单元HRU相关联)。对谐波抑制单元HRU1-HRUN的输出进行求和或组合，其结果被输入电流至电压单元I2V。电流至电压单元I2V的输出构成谐波抑制混频器的输出。谐波抑制混频器还包括：晶体管控制信号产生单元GGU，用于产生对谐波抑制单元HRU1-HRUN中的晶体管进行控制的晶体管控制信号。可选地，谐波抑制混频器包括与混频器单元串联耦合的另一电压至电流单元V2IM(可以构成用于将输入信号与如LO信号之类的第二信号进行混频的经典混频器单元)。如果根据图9的谐波抑制混频器是利用MOS晶体管实现的，则晶体管控制信号是栅极信号(例如，还请参照图4和5)。可以如图4或图5所示那样实现根据图9的谐波抑制单元。电压至电流转换单元V2IG1-V2IN可以例如被实现为根据图4的变频增益调制装置。在并联地设置谐波抑制单元的情况下，可以得到根据图6的乘法信号的阶梯式形状。

图10a至10c示出了图9的电压至电流单元的不同实施方式的示意电路图。在图10a中，电压至电流单元被实现为具有低阻抗端接的电阻器(例如，图4中的电阻器R2、R3)。在图10b中，对于谐波抑制混频器的单端实施方式，电压至电流单元被实现为MOS或双极晶体管。在图10c中，对于谐波抑制混频器的平衡实施方式，电压至电流单元被实现为均具有耦合至电流源的电阻器的两个MOS或双极晶体管。

图11a和11b示出了根据图9的谐波抑制单元的单端和平衡实施方式的基本电路图。在图11a中，示出了谐波抑制单元HRU的单端实施方式。这里，示出了两个晶体管T3、T4(混频器)和端接晶体管TR。在图11b中，示出了谐波抑制单元HRU的平衡实施方式。这里，示出了四个晶体管T3a、T3b、T4a、T4b(可以与前述实施例中的晶体管T3a、T3b、T4a、T4b相对应)和两个端接晶体管T2a、T2b(可以与前述实施例中的晶体管T2a、T2b相对应)。

对于无源实施方式，可以互换晶体管的漏极和源极。MOS晶体管可以被双极晶体管所替代。N型器件可以被P型器件所替代。正向(forward)晶体管控制信号可以具有小于50％的占空比。针对端接晶体管的控制信号的频率可以是其他正向控制信号的频率的两倍。

如果存在若干个谐波抑制单元HRU(例如根据图9)，并且如果不会针对多于一个的谐波抑制单元HRU而同时激活端接，并且如果这些谐波抑制单元连接至具有相同增益设置的V2I单元，则单个V2I单元可以连接至所有这些谐波抑制单元HRU。如果始终激活1谐波抑制单元HRU，则可以去掉这些单元中的所有端接晶体管。这样，这些单元中的所有端接晶体管在所有其他情况下可以被单个端接单元所替代。

图12a和12b示出了根据图9的电流至电压单元的基本电路图。在图12a中，电流至电压单元被实现为跨导放大器TIA。在图12b中，电流至电压单元是利用两个电阻器来实现的。

图13示出了根据第七实施例的谐波抑制混频器HRM的框图。谐波抑制混频器包括：增益调制单元GM(可以与根据图4的变频增益调制装置CGU相对应)，与经典的混频器单元MU或谐波抑制单元HRU串联耦合。电流至电压单元I2V耦合至混频器单元MU或谐波抑制单元的输出。谐波抑制混频器还包括：晶体管控制信号产生单元GGU，用于产生对增益调制单元GM中的一些晶体管进行控制的晶体管控制信号。增益调制单元GM包括至少一个电压至电流增益单元V2I1-V2IN、V2IM、至少一个增益调制单元GM1-GMN以及用于对增益调制单元的输出和电压至电流单元V2IM的输出进行求和的求和单元。增益调制单元GM1-GMN可以与变频增益调制单元CGM相对应，电压至电流单元V2I可以与图4和5中的电阻器R2、R2相对应。图9的电压至电流增益单元V2IG可以与根据图13的增益调制单元GM相对应。

如果对于若干个增益调制单元GM，不会针对多于一个的GM单元而同时激活端接，并且如果这些增益调制单元GM连接至具有相同增益设置的V2I单元，则单个V2I单元可以连接至所有这些增益调制单元GM。如果始终激活1谐波抑制单元HRU单元，则可以去掉这些单元中的所有端接晶体管。这样，这些单元中的所有端接晶体管在所有其他情况下可以被单个端接单元所替代。

优选地，栅极信号应当集中于有效LO形状的中央，以能够得到如图4所示的有效LO形状。备选地，栅极信号可以被产生为不集中于有效LO形状的中央。

本发明涉及以下思想：不同乘法器单元或晶体管单元的输出信号是非相消地相加的。这可以通过执行变频增益调制来完成，即，电路被设置为与乘法器串联。备选地，这可以通过选择能够抑制3次谐波的小于50％的占空比来执行。此外，可以并联设置多个晶体管单元(例如如图5所示)，其中，每个单元包括权重或变频增益。通过谐波抑制混频器来趋近采样和保持电路。

尽管在上述实施例中已描述了平衡混频器，但本发明的原理还可以应用于仅需要一半数目的晶体管的单端混频器。

如上所述，可以将更多谐波抑制部件与具有不同变频增益的电路相结合，还可以增加LO信号的更多阶梯。

应当注意，上述实施例示意而不是限制本发明，并且本领域技术人员将能够在不脱离所附权利要求的范围的前提下设计出许多备选实施例。在权利要求中，置于括号间的任何参考标记不应被解释为限制权利要求。词语“包括”不排除存在与权利要求中列出的元件或步骤不同的元件或步骤。元件前的不定冠词“一个”或“一种”不排除存在多个这种元件。在列出了若干装置的设备权利要求中，这些装置中的若干个可以由同一项硬件来体现。起码的事实是，互不相同的从属权利要求中记载的特定手段不表示这些手段的组合不能用于获得有益效果。

此外，权利要求中的任何参考标记不应被约束为限制权利要求的范围。