时间交错式模拟至数字转换器及其自我校正方法

摘要

本发明披露了一种时间交错式模拟至数字转换器，其包含有一第一、第二子模拟至数字转换器以及一校正模块。该校正模块包含有一切换模块以及一校正引擎。该切换模块用来选择性地将该第一子模拟至数字转换器中的一第一电阻串所提供的一第一组参考电位中的一个提供至该第一、第二子模拟至数字转换器所共享的一输入讯号线上。该校正引擎则依据该第一、第二子模拟至数字转换器所产生的数字讯号来校正该第一、第二子模拟至数字转换器中的前置放大单元。

说明书

技术领域

本发明涉及模拟至数字转换器，特别是涉及一种时间交错式模拟至数字转换器及其自我校正方法。

背景技术

模拟至数字转换器(Analog-to-Digital Converter，ADC)是一种很常见的电路组件，可将模拟形式的输入讯号转换成数字形式的输出讯号，其应用领域十分广泛，例如用于各种通讯系统的模拟前端当中。对于快闪式ADC(Flash ADC)以及似快闪式ADC(Flash-like ADC，例如折迭式ADC(FoldingADC))而言，为了加快其运作速度，常会使用多个并联操作、分别以不同相位的频率讯号来进行取样的子ADC(sub-ADC)来组成单一个时间交错式ADC(Time-interleaved ADC)。理论上，当所包含的子ADC的数量越多，时间交错式ADC的运作速度也会越快。

虽然时间交错式ADC可以提供较快的讯号转换速度，然而却因其包含有多组子ADC的本质而面临了一些问题。举例来说，多个子ADC之间可能会面临时序偏移(Timing skew)的问题，而由于如工艺上的极限等因素而导致多个子ADC之间的增益不匹配(Gain mismatch)、偏移不匹配(Offsetmismatch)等现象，也成为时间交错式ADC于设计时必须克服的问题。

发明内容

因此，本发明的目的之一，在于提供一种时间交错式模拟至数字转换器的自我校正方式，以消除多个子ADC之间的增益不匹配及偏移不匹配的现象。

本发明的实施例披露了一种时间交错式模拟至数字转换器，其包含有一第一、一第二子模拟至数字转换器、以及一校正模块。该第一子模拟至数字转换器包含有：一第一电阻串，用来提供一第一组参考电位；一第一组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用来放大该第一组参考电位中的每一与该输入讯号线上的一输入电位间的差异以产生一第一组放大讯号；以及一第一数字值决定模块，耦接于该第一组前置放大单元，用来依据该第一组放大讯号产生一第一数字值。该第二子模拟至数字转换器包含有：一第二电阻串，用来提供一第二组参考电位；一第二组前置放大单元，耦接于该第二电阻串以及该输入讯号线，用来放大该第二组参考电位中的每一与该输入讯号线上的该输入电位间的差异以产生一第二组放大讯号；以及一第二数字值决定模块，耦接于该第二组前置放大单元，用来依据该第二组放大讯号产生一第二数字值。该校正模块则包含有：一切换模块，耦接于该第一电阻串以及该输入讯号线，用来选择性地将该第一组参考电位中的一个提供至该输入讯号线上；以及一校正引擎，耦接于该第一、第二组前置放大单元以及该第一、第二数字值决定模块，用来依据该第一数字值来校正该第一组前置放大单元以及依据该第二数字值来校正该第二组前置放大单元。

本发明的实施例还披露了一种时间交错式模拟至数字转换器，其包含有一第一、一第二子模拟至数字转换器、以及一校正模块。该第一子模拟至数字转换器包含有：一第一电阻串，用来提供一第一组参考电位；一第一组前置放大单元，耦接于该第一电阻串以及一输入讯号线，用来放大该第一组参考电位中的每一与该输入讯号线上的一输入电位间的差异以产生一第一组放大讯号；一第一组比较单元，耦接于该第一组前置放大单元，用来依据该第一组放大讯号产生一第一组比较结果讯号；以及一第一编码单元，耦接于该第一组比较单元，用来依据该第一组比较结果讯号产生一第一数字值。该第二子模拟至数字转换器包含有：一第二电阻串，用来提供一第二组参考电位；一第二组前置放大单元，耦接于该第二电阻串以及该输入讯号线，用来放大该第二组参考电位中的每一与该输入讯号线上的该输入电位间的差异以产生一第二组放大讯号；一第二组比较单元，耦接于该第二组前置放大单元，用来依据该第二组放大讯号产生一第二组比较结果讯号；以及一第二编码单元，耦接于该第二组比较单元，用来依据该第二组比较结果讯号产生一第二数字值。该校正模块则包含有：一切换模块，耦接于该第一电阻串以及该输入讯号线，用来选择性地将该第一组参考电位中的一个提供至该输入讯号线上；以及一校正引擎，耦接于该第一、第二组前置放大单元以及该第一、第二组比较单元，用来依据该第一组比较结果讯号来校正该第一组前置放大单元以及依据该第二组比较结果讯号来校正该第二组前置放大单元。

本发明的实施例还披露了一种时间交错式模拟至数字转换器的自我校正方法，该时间交错式模拟至数字转换器至少包含有一第一子ADC及一第二子ADC，该第一子ADC至少包含有一第一转换路径及一第二转换路径，该第二子ADC至少包含有一第三转换路径及一第四转换路径，该第一转换路径中包含有一第一切换开关，该第二转换路径中包含有一第二切换开关。该自我校正方法包含有：切换该第一切换开关，使得该第一切换开关处于导通状态；于该第一转换开关处于导通状态下，进行该第一转换路径的校正操作；于该第一转换开关处于导通状态下，进行该第三转换路径的校正操作；切换该第二切换开关，使得该第二切换开关处于导通状态；于该第二转换开关处于导通状态下，进行该第二转换路径的校正操作；以及于该第二转换开关处于导通状态下，进行该第四转换路径的校正操作。

附图说明

图1为本发明的时间交错式ADC的第一实施例示意图。

图2为本发明的时间交错式ADC的第二实施例示意图。

图3为本发明的时间交错式ADC的第三实施例示意图。

图4为本发明的时间交错式ADC的第四实施例示意图。

图5为依据本发明一实施例，时间交错式ADC进行自我校正操作的流程图。

附图符号说明

100、200、300、400                     时间交错式ADC

110                                    输入讯号线

120                                    第一子ADC

122                                    第一电阻串

124                                    第一组前置放大单元

124_1、124_2、124_3                    前置放大单元

126                                    第一数字值决定模块

127                                    第一组比较单元

127_1、127_2、127_3         比较单元

128                         第一编码单元

140                         第二子ADC

142                         第二电阻串

144                         第二组前置放大单元

144_1、144_2、144_3         前置放大单元

146                         第二数字值决定模块

147                         第二组比较单元

147_1、147_2、147_3         比较单元

148                         第二编码单元

160                         校正模块

162                         切换模块

164                         校正引擎

166                         虚置切换模块

168、S1_1、S1_2、S1_3、S2_1、开关

S2_2、S2_3

R1_1、R1_2、R1_3、R1_4、    参考电阻

R2_1、R2_2、R2_3、R2_4

具体实施方式

本发明的实施例提供了包含有m个子ADC的n位时间交错式ADC，其中m与n可为任意正整数。为了说明上的方便，在以下段落中提出m＝2且n＝2的例子。然而，请注意m＝2且n＝2并非本发明必要的限制条件，在了解以下实施例所提出的概念之后，本领域ADC相关技术人员，应可应用以下实施例所提出的概念设计出包含有任意个子ADC的任意位时间交错式ADC。

图1所示为本发明的时间交错式ADC的第一实施例示意图。本实施例中的时间交错式ADC 100包含有一第一子ADC 120、一第二子ADC 140、以及一校正模块160。第一子ADC 120依据一第一频率CLK1来进行取样，用以将一讯号输入线110上的一输入电位VI转换成一第一数字值D1；第二子ADC 10依据一第二频率CLK2来进行取样，用以将讯号输入线110上的输入电位VI转换成一第二数字值D2。于本实施例中，为了达到时间交错操作，第二频率CLK2为第一频率CLK1的反向频率，亦即第一频率CLK1及第二频率CLK2的相位相差180度。校正模块160则用来校正第一子ADC120与第二子ADC 140之间的不匹配，并同时进行其二者之间的输入电压飘移校正。

第一子ADC 120包含有一第一电阻串122、一第一组前置放大单元124、以及一第一数字值决定模块126。第一电阻串122包含有电阻R1_1、R1_2、R1_3、以及R1_4，用来提供由参考电位V1_1、V1_2、以及V1_3所组成的一第一组参考电位。第一组前置放大单元124包含有前置放大单元124_1、124_2、以及124_3，用来放大输入电位VI与该第一组参考电位中的每一个之间的差异，以产生由放大讯号AS1_1、AS1_2、以及AS1_3所组成的一第一组放大讯号。第一数字值决定模块126包含有一第一组比较单元127以及一第一编码单元128。第一组比较单元127是由比较单元127_1、127_2、以及127_3所组成，此三个比较单元分别用来依据放大讯号AS1_1、AS1_2、以及AS1_3，判断输入电位VI及个别的参考电位的大小，以分别输出以逻辑值′0′或′1′来表示比较结果的比较结果讯号CR1_1、CR1_2、以及CR1_3，而比较结果讯号CR1_1、CR1_2、以及CR1_3是组成一第一组比较结果讯号。第一编码单元128则依据该第一组比较结果讯号来产生第一数字值D1，于本实例中，第一数字值D1为一两位的数字值，其数值可为′11′、′10′、′01′、或′00′。

从上述说明可归纳出第一子ADC 120实际是由多个转换路径所组成，例如提供参考电位V1_1的第一电阻串122、前置放大单元124_1、比较单元127_1、及第一编码单元128即形成一第一转换路径；提供参考电位V1_2的第一电阻串122、前置放大单元124_2、比较单元127_2、及第一编码单元128即形成一第二转换路径；提供参考电位V1_3的第一电阻串122、前置放大单元124_3、比较单元127_3、及第一编码单元128即形成一第三转换路径。

如图1所示，由于第二子ADC 140的架构与第一子ADC 120的架构相同，而包含有相对应于第一子ADC 120的电路组件，如一第二电阻串142、一第二组前置放大单元144、以及一第二数字值决定模块146等，故对于第二子ADC 140的架构在此不多作赘述。

由于除了电路中其它组件的不匹配外，第一电阻串122与第二电阻串142之间亦可能存在有不匹配，故参考电位V1_1、V1_2、以及V1_3不一定会分别相同于参考电位V2_1、V2_2、以及V2_3，因此于本实施例中，当校正模块160在对第一子ADC 120与第二子ADC 140进行校正时，其均使用第一电阻串122所提供的该第一组参考电位作为所有子ADC的校正依据，这样的做法可以在进行校正之后，除了将增益不匹配、偏移不匹配等不匹配现象消除，以及校正输入电压飘移之外，还可以同时补偿因第一电阻串122及第二电阻串142之间的不匹配所造成的误差，而不似过去分别以第一电阻串122作为第一子ADC 120的校正依据、再以第二电阻串142作为第二子ADC 140的校正依据的做法，在校正之后仍存在有因二电阻串不匹配所造成的误差。

于本实施例中，校正模块160包含有一切换模块162、一校正引擎164、以及一输入开关168，切换模块162是由开关S1_1、S1_2、以及S1_3所组成，其于时间交错式ADC 100平时进行模拟数字转换操作时均处于关闭状态(turn off)，而于进行自我校正时，选择性地导通(turn on)以将该第一组参考电位中的一个提供至输入讯号线110上。校正引擎164用来于切换模块162将该第一组参考电位中的一个提供至输入讯号线110上时，依据第一数字值D1来决定用来校正第一组前置放大单元124中的一个的参数，并依据第二数字值D2来决定用来校正第二组前置放大单元144中的一个的参数。至于输入开关168则用来于时间交错式ADC 100平时进行模拟数字转换操作时均处于导通状态，以将外部的模拟讯号传送至二子ADC中，而于进行自我校正时则处于关闭状态，以避免外部讯号的电平影响到校正的操作。

明确地说，当时间交错式ADC 100执行正常的运作时，开关S1_1、S1_2、以及S1_3皆处于断路状态，此时输入讯号线110上的输入电位VI会由外部所输入的模拟讯号所决定。而当时间交错式ADC 100进行自我校正时，开关S1_1、S1_2、以及S1_3中仅会有一个处于导通状态，其余两个皆会处于断路状态。举例来说，当开关S1_1导通而开关S1_2及S1_3断路时，输入电位VI将会等于参考电位V1_1，此时前置放大单元124_1两输入端上会有相同的电位，故理想上来说，第一数字值D1与第二数位值D2皆应该要不规则地变化于＂11＂与＂10＂之间。然而，若此时第一数字值D1及/或第二数字值D2并未符合前述状态，则校正引擎164会调整前置放大单元124_1及/或144_1的偏移(offset)，以使得第一数字值D1与第二数字值D2皆能不规则地变化于＂11＂与＂10＂之间，或尽量使得第一数字值D1与第二数字值D2皆能接近于前述的状态。

当开关S1_2导通而开关S1_1及S1_3断路时，输入电位VI会等于参考电位V1_2，理想上来说，此时第一数字值D1与第二数位值D2皆应该要不规则地变化于＂10＂与＂01＂之间，然而，若此时第一数字值D1及/或第二数字值D2并未符合前述状态，则校正引擎164将会调整前置放大单元124_2及/或144_2的偏移，以使得第一数字值D1与第二数字值D2皆能不规则地变化于＂10＂与＂01＂之间，或尽量使得第一数字值D1与第二数字值D2皆能接近于前述的状态。

相似地，当开关S1_3导通而开关S1_1及S1_2断路时，输入电位VI会等于参考电位V1_3，理想上来说，此时第一数字值D1与第二数位值D2皆应该要不规则地变化于＂01＂与＂00＂之间，然而，若此时第一数字值D1及/或第二数字值D2并未符合前述状态，则校正引擎164将会调整前置放大单元124_3及/或144_3的偏移，以使得第一数字值D1与第二数字值D2皆能不规则地变化于＂01＂与＂00＂之间，或尽量使得第一数字值D1与第二数字值D2皆能接近于前述的状态。

上述校正引擎164于进行自我校正时，依据第一数字值D1与第二数字值D2的数值变化来决定参数以调整前置放大单元124_1、124_2、124_3、144_1、144_2、144_3的偏移，其操作原理及为达到此目的所必要的电路组成，是本领域熟习模拟数字转换技术的技术人员所熟悉的，故其细节将不在此赘述。

图2所示为本发明的时间交错式ADC的第二实施例示意图。图2所示的时间交错式ADC 200所包含的组件大致相同于图1所示的时间交错式ADC 100所包含的组件，两者不同之处，主要在于在时间交错式ADC 200中，校正模块160还包含有由开关S2_1、S2_2、以及S2_3所组成的一虚置切换模块(dummy switch module)166。不论时间交错式ADC 200在执行正常运作或自我校正，虚置切换模块166中的开关S2_1、S2_2、以及S2_3皆固定处于断路状态，而从不进行切换操作。增设虚置切换模块166的目的之一，是为了要加强时间交错式ADC 200的电路对称性，以进一步降低时间交错式ADC 200中第一子ADC 120与第二子ADC 140之间的不匹配。

图3所示为本发明的时间交错式ADC的第三实施例示意图。图3所示的时间交错式ADC 300所包含的组件大致相同于图1所示的时间交错式ADC 100所包含的组件，两者不同之处，主要在于在时间交错式ADC 300中，校正引擎164是依据该第一组比较结果讯号来校正第一组前置放大单元124，并依据该第二组比较结果讯号来校正第二组前置放大单元144。明确地说，当时间交错式ADC 300执行正常的运作时，开关S1_1、S1_2、以及S1_3皆处于断路状态，此时输入讯号线110上的输入电位VI会由外部所输入的模拟讯号所决定。而当时间交错式ADC 300进行自我校正时，开关S1_1、S1_2、以及S1_3中仅会有一个处于导通状态，其余两个皆会处于断路状态。举例来说，当开关S1_1导通而开关S1_2及S1_3断路时，输入电位VI会等于参考电位V1_1，理想上来说，此时比较结果讯号CR1_1与CR2_1皆应不规则地变化于＂1＂与＂0＂之间，若此时比较结果讯号CR1_1及/或CR2_1并未符合前述状态，则校正引擎164会调整前置放大单元124_1及/或144_1的偏移，以使得比较结果讯号CR1_1与CR2_1皆能不规则地变化于＂1＂与＂0＂之间，或尽量使得比较结果讯号CR1_1与CR2_1皆能接近于前述的状态。

当开关S1_2导通而开关S1_1及S1_3断路时，输入电位VI会等于参考电位V1_2，理想上来说，此时比较结果讯号CR1_2与CR2_2皆应不规则地变化于＂1＂与＂0＂之间，若此时比较结果讯号CR1_2及/或CR2_2并未符合前述状态，则校正引擎164将会调整前置放大单元124_2及/或144_2的偏移，以使得比较结果讯号CR1_2与CR2_2皆能不规则地变化于＂1＂与＂0＂之间，或尽量使得比较结果讯号CR1_2与CR2_2皆能接近于前述的状态。

相似地，当开关S1_3导通而开关S1_1及S1_2断路时，输入电位VI会等于参考电位V1_3，理想上来说，此时比较结果讯号CR1_3与CR2_3皆应不规则地变化于＂1＂与＂0＂之间，若此时比较结果讯号CR1_3及/或CR2_3并未符合前述状态，则校正引擎164将会调整前置放大单元124_3及/或144_3的偏移，以使得比较结果讯号CR1_3与CR2_3皆能不规则地变化于＂1＂与＂0＂之间，或尽量使得比较结果讯号CR1_3与CR2_3皆能接近于前述的状态。

图4所示为本发明的时间交错式ADC的第四实施例示意图。图4所示的时间交错式ADC 400所包含的组件大致相同于图3所示的时间交错式ADC 300所包含的组件，两者不同之处，主要在于在时间交错式ADC 400中，校正模块160还包含有由开关S2_1、S2_2、以及S2_3所组成的一虚置切换模块166。不论时间交错式ADC 400在执行正常运作或自我校正，虚置切换模块166中的开关S2_1、S2_2、以及S2_3皆固定处于断路状态，而从不进行切换操作。增设虚置切换模块166的目的之一，是为了要加强时间交错式ADC 400的电路对称性，以进一步降低时间交错式ADC 400中第一子ADC 120与第二子ADC 140之间的不匹配。

最后于图5则显示依据本发明一实施例，时间交错式ADC 100、200、300、或400进行自我校正操作的流程图。当时间交错式ADC欲进行自我校正时，会先切换输入开关168使其断路，以避免外部讯号对自我校正的结果造成影响(步骤502)。接下来，会依序进行第一子ADC 120及第二子ADC 140当中各个转换路径的自我校正，于本实施例中，时间交错式ADC会先切换开关S1_1使其导通，同时维持其它开关(开关S1_2、S1_3，以及虚置切换模块166中的开关S2_1、S2_2、S2_3)处于断路状态(步骤504)，并于此状态下，利用校正引擎164撷取数字值D1或比较结果讯号CR1_1、CR1_2、CR1_3来进行放大单元124_1的调整(步骤506)，以及利用校正引擎164撷取数字值D2或比较结果讯号CR2_1、CR2_2、CR2_3来进行放大单元144_1的调整(步骤508)。

接着，时间交错式ADC会切换开关S1_2使其导通，同时维持其它开关S1_1、S1_3、S2_1、S2_2、S2_3处于断路状态(步骤510)，并于此状态下进行放大单元124_2、144_2的调整(步骤512、514)。同样地，时间交错式ADC会再切换开关S1_3使其导通，同时维持其它开关S1_1、S1_2、S2_1、S2_2、S2_3处于断路状态(步骤516)，并于此状态下进行放大单元124_3、144_3的调整(步骤518、520)。如此则完成了所有的自我校正操作，最后，时间交错式ADC会再切换输入开关168使其导通，并将其它所有开关S1_1、S1_2、S1_3、S2_1、S2_2、S2_3维持于断路状态，以恢复正常的模拟数字转换操作。

由图5的自我校正流程即可看出，本发明仅利用对应于单一个子ADC的切换模块的切换操作来进行多个子ADC的自我校正，即使其它子ADC亦包含有类似的虚置切换模块，其功能亦仅限于提高子ADC之间的匹配程度，而从未于自我校正的过程中进行切换或导通。而此种做法，相较于分别利用独立的电阻串作为校正依据的已知做法，还可进一步补偿电阻串之间的不匹配效应，具有较佳的校正效果。

在此须注意的是，虽然于上述实施例当中均仅以对前置放大单元进行调整来作为校正机制的例子，但是本发明并不以此为限，本领域的技术人员应可理解，校正引擎164亦可选择对各个转换路径当中的其它组成组件、例如电阻串、比较单元、编码单元、或是其它未于本发明的实施例中描述的组件，进行调整，以达到自我校正的目的。

对于前述各实施例的时间交错式ADC，执行完前文所述的自我校正之后，理想上而言，每一时间交错式ADC中的第一子ADC 120与第二子ADC140之间的不匹配将可降至最低(甚至完全消除)，如此一来，第一子ADC120与第二子ADC 140将可对应于大致相同的模拟-数字转换曲线。

以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。