数字基带可变速率转换调制系统的实现方法和实现装置

摘要

一种数字基带可变速率转换调制系统的实现方法和实现装置，属于数字信号处理技术领域，该方法按以下步骤进行操作：A：所述系统对时钟进行控制，产生所需的各种频率的时钟；B：将时钟控制输送到速率转换模块；C：在速率转换模块中的低通滤波器以f

说明书

技术领域

本发明属于数字信号处理技术领域，特别涉及一种数字基带可变速率转换调制系统的实现方法和该方法所采用的实现装置。

背景技术

在数字多媒体移动传输系统中，调制端在完成基带调制后的信号需要提高采样速率，以固定的采样速率进入DAC(数模转换电路)以及后端的射频调制。

多采样率数字信号处理(multirate digital signal processing)是在同一系统中处理不同采样速率信号的技术，其核心是实现数字信号在不同采样速率之间转换。

多采样率信号处理中两个主要的操作是内插(interpolation)和抽取(decimation)，功能分别是提高和降低采样速率。内插运算是先在输入采样信号每相邻两点之间插入R-1个零(即R倍上采样)，然后再用去镜像滤波器滤除由于信号采样率提高R倍，而在频域产生的R-1个镜像频带。抽取运算是对输入信号的采样数据每隔R点抽取一点输出，将其他R-1点采样数据丢弃(即R倍下采样)，从而使信号采样率降低到原来的1/R。为避免由于采样率降低所造成的信号频谱混叠，输入信号必须在下采样之前先经过一个抗混叠滤波器，使信号所包含的最高频率分量低于下采样后的奈奎斯特频率。去镜像滤波器和抗混叠滤波器一般都用FIR数字滤波器来实现，称为多采样率滤波器(multirate filter)，R为采样率转换因子。

图1a和图1b分别是L倍内插(采样速率增大到L倍)和M倍抽取(采样速率减小到1/M)的原理框图，在上采样之后的去镜像滤波器，是增益为L，截止频率为π/L的线性相位低通滤波器；在下采样之前的抗混叠滤波器，是增益为1、截止频率为π/M的线性相位低通滤波器。

根据多采样率数字信号处理的理论，采样速率为f_symb的基带信号经过速率转换(调制端为内插处理)得到固定采样速率f_samp的数据，如图2a所示。而对于不同符号速率的基带调制系统(即f_symb不同)，若要共享同样的D/A转换及后端的射频调制部分，理论上势必需要多个不同的速率转换模块，将不同的f_symb转换为固定的f_samp，如图2b所示。它表示了一种传统的转换方式，该处理方式的缺点在于：

1.对于每一种基带符号速率/带宽都需要设计专用的采样速率转换模块，设计工作量繁琐，且系统灵活性和适应性不高；

2.若将针对不同基带符号速率/带宽的多个采样速率转换模块集成到一个系统中，虽然可以提高系统的灵活性和适应性，但其所占用的硬件资源较高，且资源的使用效率较低。

针对传统方式中的这些缺点，本发明提出一种数字基带可变速率转换调制系统的实现方法和实现装置，基于多采样率数字信号处理技术，寻求以较少的硬件资源实现灵活多变的采样速率转换，以一套速率转换系统实现不同f_symb到同一f_samp的转换，适用于使用成型滤波和匹配滤波的调制解调系统。

发明内容

本发明需要解决的技术问题是，针对已知技术中所存在的专用采样速率转换模块设计工作繁琐、灵活性、适应性不高，或占用硬件资源较高，使用率却较低等诸多不足之处，需要提出一种新的实现方法和实现装置，本发明的目的，是提供一种数字基带可变速率转换调制系统的实现方法和实现装置，其所采用的技术方案如下，一种数字基带可变速率转换调制系统的实现方法，其特征在于，按以下步骤进行操作：

步骤A：所述可变速率转换调制系统对时钟进行控制，在速率选择开关的控制下，对时钟源的输入时钟处理后产生所需的各种频率的时钟；

步骤B：将时钟控制输送到速率转换模块，其中N倍内插器以f_samp的工作频率实现对输入数据的N倍内插操作；

步骤C：本系统在速率转换模块中的通用去镜像低通滤波器，以f_samp的工作频率完成信号在N倍内插之后的去镜像滤波和增益补偿操作；

所述步骤A具体为：时钟控制模块输出固定时钟f_samp，使速率转换模块以及DAC模块工作在f_samp的频率，实现所述系统基带输出信号的采样速率为固定值f_samp；时钟控制模块在速率选择开关的控制下，输出可变时钟f_mid＝f_samp/N，以及f_symb＝f_samp/M·N，使基带调制模块工作在f_symb的频率、成型滤波模块工作在f_mid的频率，实现所述系统在成型滤波之前的输入信号的符号速率为可变值f_symb＝f_samp/M·N。(其中，M是成型滤波模块的参数，为确定值；N是所述系统的采样率转换因子，为可变值，由速率选择开关控制选取。)

所述步骤B具体为：在采样速率为f_mid的数据信号每相邻两个采样点之间插入N-1个零，将数据信号的采样速率提高到f_samp。

所述步骤C具体为：所述滤波器作为一个经专门设计的数字FIR低通滤波器，用于滤除N倍上采样产生的镜像频带，并对信号进行N倍增益补偿。其特征在于，实现不同符号速率的基带信号经过不同倍数的上采样之后进入同一滤波器完成去镜像的低通滤波，并完成相应倍数的增益补偿。

基于上述实现方法，本发明进一步提出一套数字基带可变速率转换调制系统的实现装置，其特征在于，该实现装置包括以下模块：时钟控制模块为其它基带模块提供所需频率的时钟并对其进行控制；基带调制模块得到符号速率f_symb可变的基带调制信号输送给成型滤波模块；成型滤波模块得到基带成型信号输送给速率转换模块；速率转换模块完成对不同速率基带成型信号的速率变换，得到采样速率固定为f_samp的高采样率基带输出信号输送给固定速率DAC模块；固定速率DAC模块将数字基带信号转换成模拟基带信号输送给固定带宽射频调制模块；固定带宽射频调制模块将模拟基带信号调制成射频信号。

本发明提供的技术方案的有益效果是：本发明采用同一套系统，就可实现针对可变的基带符号速率以及相应的采样速率转换倍数的多采样率数字信号处理。与传统实现方法相比，减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展、实现变化更丰富的多种采样速率转换的数字信号处理。

附图说明

图1a是L倍内插操作的原理示意图；

图1b是M倍抽取操作的原理示意图；

图2a是一种符号速率f_symb到固定采样速率f_samp的转换示意图；

图2b是多种符号速率f_symb1、…、f_symbn到固定采样速率f_samp的转换的传统方法示意图；

图3a是本发明提供的数字基带可变速率转换调制系统实现方法的操作流程示意图；

图3b是本发明提供的数字基带可变速率转换调制系统实现装置的结构示意图；

图4是本发明提供的成型滤波模块的原理示意图；

图5是本发明提供的速率转换模块的原理示意图；

图6是本发明提供的通用去镜像低通滤波器的参考设计实例--84阶奈奎斯特滤波器的幅频特性示意图；

图7是本发明提供的数字基带可变速率转换解调系统的参考实施原理示意图；

图8是本发明提供的一种参考扩展方案的原理示意图。

具体实施方式

下面将结合附图对本发明实施方式作进一步地详细描述。

本发明提供了一种数字基带可变速率转换调制系统的实现方法和该方法所采用的实现装置。以下详细说明数字基带可变速率转换调制系统的实现方法和实现装置的具体实施，其后对数字基带可变速率转换解调系统给出参考实施方案，最后对数字基带可变速率转换调制系统给出一种参考扩展方案。参照图1a、图1b，表示不同倍数下内插与抽取操作示意图；图2a、图2b分别表示一种符号速率和多种符号速率到固定采样速率f_samp的转换示意图。

参照图3a、图3b，表示本发明提供的数字基带可变速率转换调制系统实现方法的操作流程示意图以及该方法所采用的实现装置的结构示意图。数字基带可变速率转换调制系统的实现装置由时钟控制、基带调制、成型滤波、速率转换、DAC及射频调制等模块组成。

所述的时钟控制模块，该模块接收时钟源来的输入时钟，完成对整个系统所有时钟的控制和处理。一方面，将输入时钟处理后生成频率为f_samp的时钟，速率转换模块以及DAC模块均工作在该固定频率(即要求输入到DAC的数据采样速率固定为f_samp)；另一方面，在速率选择开关的控制下，对频率为f_samp的时钟信号进行频率及相位的处理，得到频率为f_mid＝f_samp/N的时钟(成型滤波模块工作在该频率)，以及频率为f_symb＝f_samp/M·N的时钟(基带调制模块工作在该频率)。其中，N的值是根据基带调制系统对速率/带宽的需求，由速率选择开关控制选取；而M作为一个确定的值，是由成型滤波模块决定。此外，时钟控制模块还向速率转换模块提供速率控制信号，用于控制速率转换模块对转换倍数的选择。

所述的基带调制模块，该模块属于数字通信系统调制端的核心模块。正是由于该模块对可变的基带符号速率/带宽的需求，才引发了本发明所作的研究。该模块在f_symb时钟的驱动下，输出符号速率为f_symb的基带信号到成型滤波模块。

所述的固定速率DAC模块，D/A转换标志着基带数字化处理的结束，该模块要为多种符号速率/带宽的基带系统所共享，就需要前端速率转换模块输出信号的采样速率固定为f_samp。

所述的固定带宽射频调制模块，该模块将模拟的基带信号调制成射频信号，由于DAC模块的采样速率固定，所以射频调制模块的工作带宽固定。

参照图4、图5，表示数字基带可变速率转换调制系统的成型滤波模块以及速率转换模块示意图，图4表示了所述的成型滤波模块，该模块属于基带后处理的重要组成部分，一般在调制端和解调端成对设计。对基带信号成型滤波的目的是实现频谱成型。调制端成型滤波模块的原理图如图所示，基带信号首先经过M倍上采样(M为确定值)，将符号速率从f_symb提高到f_mid＝M·f_symb，然后通过平方根升余弦滚降滤波器(Square-root-raised-cosine，SRRC滤波器)，实现成型滤波，同时完成M倍增益补偿。最后从成型滤波模块输出信号的采样速率变为f_mid。图5表示了所述的速率转换模块，该模块是本发明的核心模块，其原理示意图如图所示，由成型滤波模块输出的信号以f_mid的采样速率输入速率转换模块，首先经过N倍内插器，即完成N倍上采样操作(N的值是由速率控制信号控制选取)，将符号速率从f_mid提高到f_samp＝N·f_mid＝M·N·f_symb，然后通过一个专门设计的通用去镜像低通滤波器，将上采样产生的镜像频带全部滤除，同时完成N倍增益补偿。即实现不同符号速率的基带信号经过不同倍数的上采样之后进入同一滤波器完成去镜像的低通滤波，并完成相应倍数的增益补偿，得到固定采样速率f_samp的基带信号，进入DAC模块及射频调制模块。图5中的低通滤波器，该滤波器作为速率转换模块的核心组成部分，是一个经专门设计的数字FIR低通滤波器，可以滤除N倍上采样产生的镜像频带，并对信号进行N倍增益补偿。

在上述图中，基带信号通过成型滤波模块之后得到带限信号，其带宽(归一化表示，下同)由π变为(因为有M倍上采样)。设所设计滤波器的通带临界频率为ω_p，阻带临界频率为ω_s，即在[0，π]内该滤波器通带为0至ω_p，阻带为ω_s至π。带宽为的带限信号进入速率转换模块后，经N倍上采样，信号带宽变为而产生的N-1个镜像频带离通带最近的镜像中心频率在该镜像频带临界频率为因此，要保证信号经滤波后无损失且完全滤除镜像，就要求${\omega }_p>\frac{2\pi }{N}$且${\omega }_s<\frac{2\pi }{N}-\frac{\pi }{N·M}.$由于M为确定值，N为可变值，则在不同的N值下可计算通带和阻带要求。假定N最小为3，最大为8，则当N＝3时，可以得到ω_p的最小值为当N＝8时，可以得到ω_s的最大值为则滤波器最大过渡带宽度为同时根据滤波器截止频率等一系列限制条件即可进行具体的滤波器设计，虽然这对滤波器性能要求较高，但仍是可以完成设计的。比如成型滤波的参数M＝4，可以设计一个波段数L＝7、滚降系数α＝0.45的84阶奈奎斯特滤波器(Nyquist filter)，就可以完成N(N可变，取3～8其中之一)倍上采样之后的去镜像低通滤波。参照图6，表示本发明提供的通用去镜像低通滤波器的参考设计实例--84阶奈奎斯特滤波器的幅频特性示意图；其阻带衰减为92dB左右，完全满足去镜像低通滤波的性能要求。

最后完成信号增益补偿，即是对信号幅度的补偿，在滤波前后处理均可，选择在滤波后处理的优势是在硬件实现时可节省一定的资源。假定输入数据信号的功率和标准差均为单位1，经过N倍上采样后，其功率变为标准差变为经过低通滤波器去镜像滤波，滤掉了N-1个镜像频带，所以功率变为$\frac{1}{N}\times \frac{1}{N}=\frac{1}{N^2},$标准差变为$\frac{1}{\sqrt{N}}\times \frac{1}{\sqrt{N}}=\frac{1}{N};$然后进行幅度补偿，数据乘以N，补偿后的数据信号功率为$\frac{1}{N^2}\times N^2=1,$标准差为$\frac{1}{N}\times N=1,$因此得到补偿。

参照图7，表示数字基带可变速率转换解调系统参考原理示意图，解调系统的可变速率转换是与调制系统的内插操作对偶的抽取操作，图7给出了参考实施的原理示意图。经A/D转换得到的是固定采样速率f_samp的信号，通过速率转换模块将采样速率降低到f_mid＝f_samp/N，再通过成型滤波模块将采样速率恢复到f_symb＝f_samp/M·N，最后送入基带解调模块完成解调。其中，解调系统的速率转换模块是将信号先通过一个通用的抗混叠低通滤波器，再进行N倍下采样；而解调系统的成型滤波模块也与调制系统的对偶，将信号先通过SRRC匹配滤波器，再进行M倍下采样。经过前面调制系统的处理，解调系统中进入速率转换模块的基带信号经N倍下采样后其频谱不会混叠，所以抗混叠滤波器的作用更多是用于防止频谱较宽的噪声混叠进信号通带内。系统对该滤波器的性能要求不太高，可以实现低复杂度设计，其参数与解调系统的性能要求有关，在此不作具体分析。

参照图8，表示数字基带可变速率转换调制系统参考扩展方案原理示意图，在此对数字基带可变速率转换调制系统提出一种简单扩展方案。可以在该系统中的速率转换模块之前或之后加入一套2倍速率转换的模块，图中该模块串接在速率转换模块之后。2倍速率转换的模块由2倍上采样和半带滤波器(Half-band filter)组成，实现对信号采样速率提高一倍的操作。各速率转换模块均设开关进行控制，这样整个系统就可以实现2、N及2N倍的速率变换(以前面提供的参考设计方案为例，就可以实现2、3、4、5、6、7、8、10、12、14、16倍的速率变换)，在添加有限资源的条件下，进一步提高了系统的灵活性和适用性。而对于解调系统，加入对应的1/2倍降速模块即可(同样由半带滤波器和2倍下采样组成)。

本发明提供的数字基带可变速率转换调制系统的实现方法和实现装置，采用同一套系统实现了针对可变的基带符号速率以及相应的采样速率转换倍数的多采样率数字信号处理。与传统实现方法相比，减少了硬件资源占用，提高了系统的灵活性和适用性，且便于扩展、实现变化更丰富的多种速率转换的数字信号处理。