一种具有监测视频信号电平的监视器

摘要

本发明公开一种具有监测视频信号电平的监视器，电视主板与屏体主板间设置功能模块电路板，电视主板输出LVDS视频信号送入LVDS接收芯片解码输出RGB视频信号组，行号列号识别电路根据RGB视频信号组获得当前像素的行号和列号，当前像素的行号列号送入帧存控制电路和视频信号合成电路，帧存控制电路在CLK控制下根据当前像素的行号和列号控制双口型帧存储器5的“写入”和“读出”操作，信号峰值检测电路根据接收到的待测信号检测出一帧内信号的平均峰峰值经AD转换电路、N位移位寄存器组进入视频信号合成电路，视频信号合成电路根据数据选择实现监测视频信号电平，并将监测结果通过屏体主板进行显示，具有监测视频信号电平的功能。

说明书

技术领域

本发明涉及数字视频信号处理技术，尤其涉及视频信号电平监测技术

背景技术

在电视台演播室、拍摄现场等电视节目制作过程中，检测和控制视频的质量尤为重要，如果视频质量不好，轻则图像出现“雪花”干扰，重则出现不同步，图像翻滚或扭曲，颜色畸变。为了获得高质量的电视节目，对视频信号电平峰峰值的稳定性要求很高，如果只是监测一路视频信号，可以用波形监视器来监测，但在电视节目制作过程中，往往是十几路甚至几十路视频图像通过监视器显示，并同时要求监测这些视频信号电平，显然使用几十台波形监视器监测视频信号是不现实的，操作也很不方便，特别是现场拍摄场合。

所以，有必要提供一种价格远远低于波形监视器的专业监视器，即操作方便，又大大降低了制作电视节目的费用。

发明内容

本发明提供一种具有监测视频信号电平的监视器，使监视器即具有显示功能，又具有监测视频信号电平的功能，省去价格数倍于监视器的波形监视器，即操作方便，又大大降低了制作电视节目的费用。

一种具有监测视频信号电平的监视器，其中，电视主板与屏体主板之间设置功能模块电路板，该功能模块电路板包括LVDS接收芯片、行号列号识别电路、晶体振荡器、帧存控制器、双口型帧存储器、信号峰值检测电路、AD转换电路、N位移位寄存器组、视频信号合成电路和LVDS发送芯片，电视主板输出的LVDS视频信号送入LVDS接收芯片以解码输出RGB视频信号组，该RGB视频信号组包括场同步信号Vsync、行同步信号Hsync、数据时钟信号DCLK、数据有效信号DEN、图像数据RGB信号，行号列号识别电路根据Vsync、Hsync、DCLK和DEN信号获得当前像素的行号和列号，当前像素的行号和列号送入帧存控制电路和视频信号合成电路，晶体振荡器产生时钟信号CLK，帧存控制电路在CLK控制下根据当前像素的行号和列号，控制双口型帧存储器的“写入”和“读出”操作，信号峰值检测电路根据接收到的待测信号检测出一帧内信号的平均峰峰值，经AD转换电路输入N位移位寄存器组，N位移位寄存器组以场同步信号Vsync作为时钟信号进行移位，N位移位寄存器组连续输出N场的待测信号的平均峰峰值进入视频信号合成电路，视频信号合成电路根据数据选择实现监测视频信号电平，并将监测结果通过屏体主板进行显示。

所述行号列号识别电路包括行号识别电路和列号识别电路组成，它们均为计数器，其中，行号识别电路以Vsync作为计数复位信号，Hsync作为计数时钟，计数值为当前像素的行号；列号识别电路以Hsync作为计数复位信号，DEN作为计数使能信号，DCLK作为计数时钟，计数值为当前像素的列号。

所述峰值检测电路是积分运算放大器，平均峰峰值经AD转换电路数字化后产生DVpp送入N位移位寄存器组中，N位移位寄存器组以场同步信号Vsync作为时钟信号进行移位，即每场移1位，N场移N位，从N位移位寄存器组中可连续输出N场的待测信号的平均峰峰值DVpp，N位移位寄存器组由8个N位移位寄存器构成，每个N位移位寄存器均由N个D型触发器组成。

所述视频信号合成电路根据行号列号识别电路送来的当前像素行列号，当前像素行列号处于第R1～R2行、第C1～C2列之间的小窗口区域时，选择N位移位寄存器组输出的峰峰值信号DVpp，数据选择包括两个方向：列方向和行方向。

所述视频信号合成电路输出的图像数据有一定的延迟，对DEN信号进行相应延迟后，同时输出图像数据和延迟的DEN信号，送入LVDS发送芯片，LVDS接收芯片产生的Vsync、Hsync和DCLK也送入LVDS发送芯片，LVDS发送芯片产生LVDS视频信号发送出去。

所述列方向选择：第C1列选取前1场的DVpp，第C1+1列选取前2场的DVpp，......，第C2列选取前N场的DVpp，要求满足关系：N＝C2-C1+1；行方向选择：DVpp是一个8位宽的逻辑信号，最小值为0，最大值为255，按比例与行号关联，即DVpp为最小值0时，第R2行相应列为“亮点”，其它行均为“暗点”，当DVpp为最大值255时，第R1行相应列为“亮点”，其它行均为“暗点”，当DVpp为中间值128时，第R1～R2之间的中间行相应列为“亮点”，其它行均为“暗点”，......，依此类推。

所述经过列方向和行方向的数据选择，小窗口区域内每1列只有一个“亮点”，表现出来的波形即为待测信号在前N场的电平峰峰值。

所述小窗口区域之外，视频信号合成电路选择从双口型帧存储器中输出的RGB数据，显示正常的图像；当关闭功能电路板功能，小窗口消失，视频信号合成电路全部从双口型帧存储器中读出的RGB数据，所述监视器不具有监测视频信号电平的功能。

所述行号列号识别电路、帧存控制器、N位移位寄存器组、视频信号合成电路均在现场可编辑门阵列上实现。

所述LVDS接收芯片、双口型帧存储器、LVDS发送芯片为专用集成电路。

与现有技术相比，本发明之具有监测视频信号电平的监视器由于在电视主板与屏体主板之间，插入功能模块电路板，电视主板输出的LVDS视频信号1送入功能模块电路板，经数字视频信号处理后，输出LVDS视频信号2，送入屏体主板进行显示，通过功能模块电路实现对输入图像信号进行选择性的插值，并还原为LVDS视频信号。使监视器即具有显示功能，又具有监测视频信号电平的功能，省去价格数倍于监视器的波形监视器，即操作方便，又大大降低了制作电视节目的费用。

附图说明

图1为普通监视器的内部电路方框图；

图2为本发明较佳实施方式之功能模块电路板在监视器中的位置示意图；

图3为本发明较佳实施方式之功能模块电路板其内部电路方框图；

图4为本发明较佳实施方式之行号列号识别电路内部方框图；

图5为本发明较佳实施方式之第0位的N位移位寄存器电原理图；

图6为本发明较佳实施方式之视频信号合成电路工作原理示意图。

具体实施方式

为使本发明之目的、技术方案、优点更加明确、清楚，以下结合具体实施方式、附图对本发明之技术方案作进一步详细的说明。

提供一种具有监测视频信号电平的监视器，可以用于多种监视器，如以液晶(LCD，Liquid Crystal Display)或等离子体(PDP，P1asma Display Panel)监视器为例，如图1所示，为普通监视器的内部电路方框图，监视器内部电源以外的电路可分为两大块，一块为电视机芯主板11(简称机芯主板)，另一块为监视器屏体主板12(简称屏体主板)，两块主板之间通过低压差分(LVDS)视频信号联接，监视器屏体主板12还包括LVDS接收芯片13，该LVDS接收芯片13用于接收电视机芯主板11发出的低压差分(LVDS)视频信号，电视主板和屏体主板属于现有技术，不再敷述。

本发明的较佳实施方式中，在电视机芯主板11与监视器屏体主板12之间，插入功能模块电路板14，如图2所示，为本发明较佳实施方式之功能模块电路板在监视器中的位置示意图，电视机芯主板11输出的LVDS视频信号1送入功能模块电路板14，经数字视频信号处理后，输出LVDS视频信号2，送入监视器屏体主板12进行显示，这种连接关系不会改变电视主板和屏体主板原有的所有功能。

如图3所示，为本发明较佳实施方式之功能模块电路板其内部电路方框图，该功能模块电路板主要包括LVDS接收芯片31、行号列号识别电路32、晶体振荡器33、帧存控制器34、双口型帧存储器(DPRAM)35、信号峰值检测电路36、AD转换电路37、N位移位寄存器组38、视频信号合成电路39和LVDS发送芯片40组成。

电视主板产生的LVDS视频信号1送入LVDS接收芯片31，LVDS接收芯片31可以采用专用集成电路，如DS90CF386。LVDS接收芯片31经过处理解码输出RGB视频信号组，该RGB视频信号组包括：场同步信号Vsync、行同步信号Hsync、数据时钟信号DCLK、数据有效信号DEN，以及图像数据RGB信号。

4路信号Vsync、Hsync、DCLK和DEN送入行号列号识别电路32，获得当前像素的行号和列号，行号列号识别电路由行号识别电路和列号识别电路组成，它们均为计数器，如图4所示，为本发明较佳实施方式之行号列号识别电路内部方框图。其中，行号计数器41以Vsync作为计数复位信号，Hsync作为计数时钟，计数值就是当前像素的行号；列号计数器42以Hsync作为计数复位信号，DEN作为计数使能信号，DCLK作为计数时钟，计数值就是当前像素的列号。当前像素的行号列号送入帧存控制电路34和视频信号合成电路39，以便对当前像素进行相应的操作，其具体工作可以如后所描述。

晶体振荡器33产生一稳定的时钟信号CLK，送入帧存控制电路34，帧存控制电路34在CLK控制下，控制双口型帧存储器35的“写入”和“读出”操作，即根据当前像素的行列号，向双口型帧存储器35同时发出“写入”和“读出”命令，由于是双口型帧存储器，“写入”与“读出”可同时进行，双口型帧存储器35为专用集成电路。

待测信号输入信号峰值检测电路36，检测出一帧内信号的平均峰峰值Vpp，峰值检测电路36是一种积分运算放大器，平均峰峰值Vpp经AD转换电路37数字化后产生DVpp[7:0](设AD转换量化等级为8位)，送入N位移位寄存器组38中，N位移位寄存器组38以场同步信号Vsync作为时钟信号进行移位，即每场移1位，N场移N位，因些，从N位移位寄存器组38中可连续输出N场的待测信号的平均峰峰值DVpp[7:0]，N位移位寄存器组38由8个N位移位寄存器构成，每个N位移位寄存器均由N个D型触发器组成，如图5所示，为本发明较佳实施方式之第0位的N位移位寄存器电原理图，给出了第0位的N位移位寄存器，第1～7位的N位移位寄存器的电原理图与图5相同。

N位移位寄存器组38输出的待测信号峰峰值DVpp[7:0]送入视频信号合成电路39中，从双口型帧存储器35中读出的视频信号也送入视频信号合成电路39中，视频信号合成电路39实际上是一个数据选择器，其工作原理可以如图6所示，为本发明较佳实施方式之视频信号合成电路工作原理示意图。

视频信号合成电路39根据行号列号识别电路32送来的当前像素行列号，当前像素行列号处于第R1～R2行、第C1～C2列之间的小窗口区域时，选择N位移位寄存器组38输出的峰峰值信号DVpp，数据选择包括两个方向：列方向和行方向。

列方向选择：第C1列选取前1场的DVpp(见图5)，第C1+1列选取前2场的DVpp，......，第C2列选取前N场的DVpp，这里要求满足关系：N＝C2-C1+1。

行方向选择：DVpp是一个8位宽的逻辑信号，最小值为0，最大值为255，按比例与行号关联，即DVpp为最小值0时，第R2行相应列为“亮点”，其它行均为“暗点”，当DVpp为最大值255时，第R1行相应列为“亮点”，其它行均为“暗点”，当DVpp为中间值128时，第R1～R2之间的中间行相应列为“亮点”，其它行均为“暗点”，......，依此类推。

经过列方向和行方向的数据选择，小窗口区域内每1列只有一个“亮点”，表现出来的波形即为待测信号在前N场的电平峰峰值，N越大，窗口越宽。

在小窗口区域之外，视频信号合成电路39选择从双口型帧存储器35中读出的RGB数据，显示正常的图像。

当关闭功能电路板功能，小窗口消失，视频信号合成电路39全部从选择帧存储器中读出的RGB数据时，就是一台普通的监视器，所述监视器不具有监测视频信号电平的功能。

视频信号合成电路39输出的图像数据会有一定的延迟，对DEN信号进行相应延迟后，同时输出图像数据和延迟的DEN信号，送入LVDS发送芯片40，LVDS接收芯片31产生的Vsync、Hsync和DCLK也送入LVDS发送芯片40，产生LVDS视频信号2，LVDS发送芯片40采用专用集成电路，如DS90CF386。

可以看出，功能模块电路实现对输入图像信号进行选择性的插值，并还原为LVDS视频信号。其中，行号列号识别电路32、帧存控制器34、N位移位寄存器组38、视频信号合成电路39等模块电路均在现场可编辑门阵列(FPGA)上实现，其余模块电路均为专用集成电路。在FPGA设计中，以单个像素为处理单位，不会增加图像噪点，对原始图像内容没有任何损害。

综上所述，本发明的技术特点是：

1、功能模块电路是基于现场可编程门阵列器件(FPGA)设计，具有数字电路处理的优点，即抗干扰能力强，稳定性高。

2、以单个像素为处理单位，不会增加图像噪点，对原始图像内容没有任何损害。

3、当关闭功能电路板功能(即直通)时，具有原监视器所有功能，当打开功能电路板功能时，监视器同时具有监视图像和监测信号电平双重功能。

虽然本发明已参照当前的较佳实施方式进行了描述，但本技术领域的普通技术人员应当认识到，上述较佳实施方式仅用来说明本发明，并非用来限定本发明的保护范围，任何在本发明的精神和原则范围之内，所做的任何修饰、等效替换、改进等，均应包含在本发明的权利保护范围之内。