电力线通信系统中块状方式的信道估计方法

摘要

电力线通信系统中块状方式的信道估计方法是一种用于在电力线中高速传输数据信号的块状方式的信道估计方法，该方法为：接收同步帧中的经过信道的64点伪随机序列p（n）；找出这16点值中模最大的，并以此模值的25％为门限，这16点中凡是小于门限的都清零，完成此过程后在这16点序列后补112个数值为零的序列点，补成128点序列；将这128点序列去做128点的快速傅立叶变换，得到一个新的128点序列，此即为信道频域冲击响应的估计H（k）；分别求出H（k）每点各自的共轭以及模的平方；接收数据帧中的数据经过快速傅立叶变换的结果，将其与刚才求出的H（k）的共轭做乘法，又得一128点序列；将此128点序列去除以前面求出的H（k）模的平方。

说明书

技术领域

本发明是一种用于在电力线中高速传输数据信号的块状方式的信道估计方法，属于有线通信的技术领域。

背景技术

目前的块状方式的信道估计器是一种基于导频的信道估计，插入的导频是块状的，即在每一个导频插入点大量连续的插入导频，而并不是将这些导频分散开来插入，利用电力线高速传输数据信号的方法有一维和二维导频辅助信道估计方法(一般是基于OFDM技术)，一维导频辅助信道估计法是在数据流中插入一维导频信号，对信道的频率响应进行估计，非导频点的信道响应可以用内插的方法进行估计；二维导频辅助信道估计是在时间和频率两个方向插入导频信号，通过维纳滤波的方法得到信道的频率响应，其性能要优于一维的方法。在实际应用中，为了降低计算的复杂度，常将二维滤波器分解为两个级联的一维滤波器，其性能非常相近，而计算量则大大降低。目前由于电力线通信系统广泛基于OFDM技术，所以大多采用欧洲DVB-T标准中所采用的导频信号的插入、导频信号处的估计、数据恢复的方法。具体做法如下：

1)DVB-T标准中的导频插入形式，由具体公式决定，可参照具体DVB-T标准的资料。

2)导频信号处的估计，通过信道的信号y(n)可表示为y(n)＝x(n)h(n)+w(n)，其中h(n)为信道冲击响应一般表示为 $>>h>>(>n>)>>=>>\Sigma >>l>=>1>>L>>>h>l>>>(>n>)>>\delta >>(>n>->>\tau >l>>)>>,>>>做FFT后可表示为Y(K)＝H(K)X(K)+W(K)，其中x为发送的信号，w为信道高斯噪声向量，服从复的均值为零方差为的独立的高斯分布，L为信道冲击响应长度。而发送的导频信号是已知的，这样就可以得到此处H的估计值$ >ver>>>H>(>k>)>>^>>=>>>Y>>(>k>)>>>>X>>(>k>)>>>>=>H>>(>k>)>>+>>>W>>(>k>)>>>>X>>(>k>)>>>>>>(这里是LS的标准)。$$

3)数据恢复的方式，利用导频信号处的估计采用内插的方式对信道特性进行拟合，然后再利用其拟合的结果作为整个信道的估计去恢复数据。内插分一维内插和二维内插，考虑到复杂度和实际电路的易实现性，一般都采用线性内插。一维线性内插是利用一个符号中相邻的导频值内插得到本符号其它频率位置的信道估计值，每个符号的导频载波即是信道响应的采样，在这种情况下，信道可以允许变化很快，因为内插是在每个符号持续时间T_sub内完成。线性内插滤波每次估计只需要2个导频符号，在实际应用中非常有效。这种方法只用2个相邻的导频位置的信道估计值，内插得到2个导频之间的数据载波位置的信道响应。一维线性内插由下式决定：

$>ver>>H>^>>>(>l>+>n>)>>=>>(>1>->>n>12>>)>>ver>>H>^>>p>>>(>l>)>>+>>n>12>>ver>>H>^>>p>>>(>l>+>12>)>>>>$

$>>l>\le >n>\le >11>>>$

(1)表示频率l位置上导频符号的信道估计，表示频率l+12位置上导频符号的信道估计。这种内插方法适合于快时变信道，与二维内插相比，精确度不高。二维线性内插是在时间和频率2个方向上进行，根据导频的类型及其可实现性，首先在时间方向内插滤波，然后再在频率方向进行。时间方向的估计为

$>ver>>H>^>>>(>l>,>k>+>m>)>>=>>(>1>->>m>>N>t>>>)>>ver>>H>^>>p>>>(>l>,>k>)>>>>$

$>>+>>m>>N>t>>>ver>>H>^>>p>>>(>l>,>k>+>>N>t>>)>>>>$

$>>l>\le >m>\le >>N>t>>->1>>>$

式中N_t表示时间方向的导频间距；H_p(l，k)表示频率l时间k位置上导频符号的信道估计；H_p(l，k+N_t)表示频率l时间k+N_t位置上导频符号的信道估计。频率方向估计为

$>ver>>H>^>>>(>l>+>n>,>k>)>>=>>(>1>->>n>>N>f>>>)>>ver>>H>^>>p>>>(>l>,>k>)>>>>$

$>>+>>n>>N>f>>>ver>>H>^>>p>>>(>l>+>>N>f>>,>k>)>>>>$

$>>l>\le >n>\le >>N>f>>->1>>>$

式中N_f表示时间方向的导频间距；表示频率l+N_f时间k位置上导频符号的信道估计。

同时按照不同的准则如最小均方误差(MMSE)、最小平方(LS)、最大似然估计(MLE)等，也可将信道估计算法分为MMSE，LS，MLE算法等，其中MMSE算法具有最优的性能，然而遗憾的是MMSE算法需要计算一个Q矩阵的逆，当矩阵很大时计算量很大这一点不符合实现复杂度小的要求，因此限制了它的应用。目前一般采用两种方法：1)LS算法；2)改进的MMSE算法(降低Q矩阵求逆的复杂程度)。

总的来说DVB-T标准中信道估计技术已经比较成熟了，但是它针对的并不是电力线信道，而是无线信道，虽然两者有一定的相似程度，但是毕竟不是相同的，所以它对于电力线通信来说性能和成本的考虑不是最优的，并没有在意对噪声的抑制，并且从频带利用率角度考虑，插入一定的导频降低了其系统效率。

发明内容

技术问题：本发明的目的是提供一种电力线通信系统中块状方式的信道估计方法，该方法能提高整个系统的性能和稳定程度，降低误码率。该方法兼顾性能与成本，在信道噪声为主要矛盾的前提下，优先考虑抑制噪声，同时也充分利用同步中PN序列的现有资源，提高传输效率，在复杂度和性能之间达到了一个很好的折中。

技术方案：首先我们假设：

1，OFDM信号中的循环前缀长度大于信道冲击响应长度，信道冲击响应在时间域上只集中在开头若干个位置上；

2，信道是慢变的；

3，认为系统的同步没有问题；

PN序列具有类似白噪声的性质，也正是因为如此，OFDM系统中常常利用PN序列组成的同步帧来进行同步，我们可以充分利用同步帧中的信息进行信道估计而不必再加导频。具体方法如下：

在接收端经过同步，去除循环前缀(CP)后，一般来说此时同步帧已无用会被丢弃，而我们此时取出经过信道的同步帧中的PN序列

$>>>p>e>>>(>k>)>>=>>\Sigma >>i>=>0>>>L>->1>>>h>>(>i>)>>p>>(>k>->i>)>>+>w>=>h>>(>0>)>>p>>(>k>)>>+>h>>(>1>)>>p>>(>k>->1>)>>+>.>.>.>+>h>>(>L>->1>)>>p>>(>k>->l>+>1>)>>+>w>,>>>其中p为进入信道前的PN序列，w为高斯噪声，h为信道冲击响应，其长度为L。此时再将本地事先存好的PN序列p与之做循环相关运算，可以得到$

$>>R>>(>m>)>>=>>\Sigma >>k>=>0>>s>>[>h>>(>0>)>>p>>(>k>)>>p>>(>k>+>m>)>>+>h>>(>1>)>>p>>(>k>)>>p>>(>k>+>m>->1>)>>+>.>.>.>+>h>>(>L>->1>)>>p>>(>k>)>>p>>(>k>+>m>->l>+>1>)>>+>wp>>(>k>)>>]>>>$

其中s为PN序列的长度，超过序列长度时做循环相关处理。我们知道由于PN序列很好的特性，PN序列自相关的结果是0点处的一个尖脉冲，所以上面相关运算的结果可以表示为R(m)＝Ch(m)+w^*，其中C为一常数，w^*为经过相关运算的噪声，那么我们可以从此式中得到信道时域冲击响应的估计式 $>ver>>>h>>(>m>)>>>^>>=>R>>(>m>)>>/>C>=>h>>(>m>)>>+>>w>*>>/>C>,>>>由于我们假设信道冲击响应长度有限(长度为L)，故没有必要算出所有的相关函数点，m从0取到L-1就已经足够了，实际运用中可根据现实情况算更少的点；同时为了减少噪声对信道估计的影响，我们丢弃了时域冲击响应估计较小的估计值，其作用相当于时域滤波。门限值设为估计最大径幅度的5％～25％，其他点处补零，然后做FFT变换，得到此时取出接收信息中的数据部分y(n)，y(n)经过FFT变换之后，得到Y(k)，$ >ver>>>X>>(>k>)>>\text{^}>>=>Y>>(>k>)>>/ver>>>H>>(>k>)>>;>>^>ver>>>X>>(>k>)>>>^>>>>即为均衡后的数据，再经过逆映射等步骤得到最终数据。$$

本次系统采用的同步帧头由两个相同的64点的PN序列组成，PN序列取[0，1，-1，-1，1，1，-1，1，-1，1，-1，-1，-1，-1，-1，1，1，-1，-1，1，-1，1，-1，1，1，1，1，0，0，0，0，0，0，0，0，0，0，0，1，1，-1，-1，1，1，-1，1，-1，1，1，1，1，1，1，-1，-1，1，1，-1，1，-1，1，1，1，1]，两组同样的PN序列经过IFFT后接成128bit序列再加上长度为32bit的循环前缀成为160bit的同步帧头。

简单来说，同步部分送来的序列先是和事先存好的本地PN序列做循环相关运算得前16点的相关函数值，再进入比较清零和补零过程，进行比较清零和补零的工作，补成128点序列后被送去做FFT运算，完成后求出其结果序列各点的共轭和模的平方的值，最后进入均衡过程，利用前面算出的结果去做乘法和除法得到最终的结果，即经过纠正的数据。

具体过程步骤是：

1)接收同步帧中的经过信道的64点伪随机序列同时取出事先存好的没有经过信道的和同步帧中一样的伪随机序列p(n)，将这两组64点序列送去做循环相关运算，即：对应点相乘，乘积再相加完成一点相关值的运算。然后移位再重复相乘相加完成下一点运算，只算其中的前16点就够了；

2)找出这16点值中模最大的，并以此模值的25％为门限，这16点中凡是小于门限的都清零，完成此过程后在这16点序列后补112个数值为零的序列点，补成128点序列，此即为信道时域冲击响应的估计

3)将这128点序列去做128点的快速傅立叶变换，得到一个新的128点序列，此即为信道频域冲击响应的估计

4)分别求出每点各自的共轭以及模的平方；

5)接收数据帧中的数据经过快速傅立叶变换的结果，将其与刚才求出的的共轭做乘法，又得一128点序列；

6)将此128点序列去除以前面求出的模的平方，其结果就是数据经过信道估计纠正后的最终结果。

不难看出，5，6两步就是完成了Y(k)乘以的共扼再除以模的平方的过程，相当于 $>ver>>>X>(>k>)>>^>>=>Y>>(>k>)>>/ver>>>H>(>k>)>>^>>,>>>不过却变复数除法为实数除法，降低了实现难度。$

有益效果：本发明具有以几方面的优点：

(1)频带利用率高。由于在同步的过程中使用的训练序列可以在信道估计的时候重复利用，从而避免了额外的插入导频，提高了系统的频带利用率。

(2)算法复杂度低实现简单。从上面的原理说明中可以看到，用相关运算就可以完成对信道冲击响应的估计。避免了MMSE等在频域中使用的复杂的矩阵运算，大大减少了运算量。

(3)信道估计器的性能更高，有利于抑制噪声影响。可以证明，在低信噪比的情况下，两种算法的性能差不多，但是在高信噪比的情况下，时域的信道估计的性能明显优于后者。

经实际电路证明，在加入了信道估计模块后，整个OFDM系统的误码率降低，对模拟器件微扰的敏感度降低，更加稳定；而同步模块中的相位估计补偿这部分可以去除，数字调制方式可改成非差分方式，同时也可使用高编码效率的方式(如64QAM)，提高了整个系统的效率和可靠性。

附图说明

图1是本发明系统中帧结构的示意图。

图2是本发明信道估计器具体实施的示意图。

图3是本发明信道估计方法的流程示意图。

具体实施方式

本系统实现是基于FPGA的，采用的是Xilinx公司的Virtex2P系列的xc2vp20芯片，Xilinx的ISE集成综合开发环境，Synplicity的Synplify综合工具，利用VERILOG语言和FPGA芯片内部的IP核完成设计。具体实施框图见附图2。

可以看出，循环相关运算器和均衡器件是最主要的两个模块，它们和FFT模块，比较清零和补零器，乘法除法器和若干RAM组成了整个信道估计模块，数据先是进入循环相关运算器做相关运算，再进入比较清零和补零器，进行比较清零和补零的工作，然后进入FFT模块做FFT运算，最后进入均衡器做乘法除法得到最后的结果。

其信道估计的具体步骤如下：

1.)接收同步帧中的经过信道的64点伪随机序列同时取出事先存好的没有经过信道的和同步帧中一样的伪随机序列p(n)，将这两组64点序列送去做循环相关运算，即：对应点相乘，乘积再相加完成一点相关值的运算，然后移位再重复相乘相加完成下一点运算，这里只算其中的前16点就够了；

2.)找出这16点值中模最大的，并以此模值的25％为门限，这16点中凡是小于门限的都清零，完成此过程后在这16点序列后补112个数值为零的序列点，补成128点序列，此即为信道时域冲击响应的估计

3.)将这128点序列去做128点的快速傅立叶变换，得到一个新的128点序列，此即为信道频域冲击响应的估计

4.)分别求出每点各自的共轭以及模的平方；

5.)接收数据帧中数据(128点数据)经过128点快速傅立叶变换的结果，将其与刚才求出的的共轭做乘法，即对应点相乘，又得一128点序列；

6.)将此128点序列去除以前面求出的模的平方，其结果就是数据经过信道估计纠正后的最终结果。

具体来说：

循环相关运算的实现包括了若干RAM，4个乘法器，1个累加器和若干控制协调模块，当同步模块做完定位和频偏估计补偿后后将同步帧中的64点PN序列取出，将其实部和虚部分别存在RAM中，本地PN序列p(n)的实部和虚部分事先存在另外的RAM中，同时编写一个能按互相关运算的规则产生地址的地址生成器接到前面的RAM上，按照循环相关运算规则从RAM中各读出一个复数送给一个由四个乘法器组成的复数乘法器做复数乘法运算，乘法的结果传给一个累加器进行累加，累加64次后得到一个点的相关值，将这个值存起来，我们一共要算前16个点的相关函数值。

接下来就是比较清零和补零器的工作了，可在每一个相关函数点的数值算出来时，利用乘法器和加法器算出它的模值，并与当前最大模值比较，得出新的当前最大模值存起来，这样当16个点的相关函数值都算完后也就得到了它们的最大模值，以此值的25％(可由右移四位实现)为门限，若16个点中有小于门限的则清零，然后在这16个点后补充112点零值，形成一128点的序列，送往FFT模块。

下面的FFT模块可以自行编程实现，也可以直接利用FPGA芯片内的IP核直接生成，这样就完成了128点FFT运算，送往均衡器。

均衡器主要由乘法器、加法器和除法器实现，它接收FFT模块传来的128点序列，求出其共轭(虚部数据符号位取反)和模的平方(乘法器和加法器件实现)，同时也接收到外部送来的128点数据，将它与前面算出的共轭做乘法，其乘积再除以前面算出的模的平方，这就是最终结果，即经过信道估计器纠正过的数据。

以上实现过程中提到的乘法器件，除法器，加法器和RAM既可以用FPGA内部的IP核直接实现，也可以自行编程实现，在实际中还是大部分采用了编程的手段加以实现，这样节约了资源，若追求高性能则可全部采用IP核。当然其中各个部分的同步和协调工作也是非常重要的，需要不少控制、同步缓冲模块，我们全部采用VERILOG编程手段加以实现。

完成编程后，利用ISE将程序经过电缆下载到Xilinx公司的Virtex2P系列的xc2vp20芯片中，整个通信系统具体实施于两台微机的点对点传输，将两块xc2vp20芯片分别通过RS232接口于两台微机相连，可实现全双工通信，经过实际收发数据的测试，发现本估计器能够正确估计出信道特性，对数据加以纠正，加入估计器后的系统的误码率大大降低了，系统也更加稳定。

对于本估计器，想要保护整体的设计方法和具体实施的过程。