使用扫描链及边界扫描的省电方法

摘要

本发明提供一种在同步逻辑ASIC中省电的方法与电路，藉以减少省电电路的管理设计。使用同步逻辑ASIC中的扫描链及边界扫描机构而加以修改，移出同步逻辑ASIC中内部记忆元件的目前状态至一外部记忆体，并保留欲关闭电源的方块中的主要输出值於边界扫描电路的记忆元件中。这种关闭电源的设计在同步的、正反器为主的逻辑电路设计中十分有效率且大量减少电路管理设计。

说明书

技术领域

本发明有关於在同步逻辑ASIC(Application Specific IC，特制集成电路)中降漏电的方法，尤其是指使用扫描链(Scan Chain)及边界扫描(IEEE 1149.1)等技术而省电的方法。

背景技术

对於所有的便携式装备(如PDA、可携式电脑、行动电话等)而言，集成电路的省电是越来越重要了。这些装备的电力消耗可以分成两大范畴：动态电力消耗(开关时消耗的电力，P＝CV²f)及静态电力消耗(即漏电)。

对於动态电力消耗，已经应用两种技术藉降低C、V或f(整体电容、所供电压或工作频率)而减少电力消耗：

1.改良制程技术，使所供电压及电路大小/电容等都降低(即降低C及V)。

2.关闭时钟讯号，以减少开关频率f。

对於静态电力消耗(即漏电)，已经使用下述方法：

3.元件/电路的改良，在次微米及便携式电路设计中，漏电成为电力消耗的主要因素，电路设计师使用切入电压V_T(cut-in voltage)较高的元件而减少漏电，改善静态电力消耗。

4.关闭电源，对於不使用的电路关闭其电源。

对於上述第三种方法，高切入电压V_T可能增加短路电流，因而消耗更多的动态电力。而且第一种方法与第三种方法必须改变制程技术，成本高且进展较慢，大部分没有晶圆厂的IC设计公司无法承受其费用及发展时间，因此只能使用现有技术以达成节省电力，所以第二种方法与第四种方法对於没有晶圆厂的IC设计公司是较可以控制预算的。第二种方法是动态省电的较佳方法，第四种方法则是减少漏电的最佳方法。

第二种方法是习知的方法，而且已经广泛使用，有许多CAD工具可以提供关闭时钟讯号的设计技术(例如Synopsys′PowerCompiler)。

可携式装置95％的工作时间都是在备便(standby)模式，因此漏电是电力消耗的主要因素之一，但是漏电是无法藉关闭时钟讯号(第二种方法)而终止的。第四种方法关闭电源则是可携式装置静态省电的最佳方案。不过第四种方法的关闭电源尚未广泛使用，原因如下列两点：

1.关闭电源需要额外的记忆体、控制电路及接线以储存关闭方块的内容，这牵涉到太多的硬体管理设计。

2.关闭电源/打开电源的程序十分琐碎。

由於上述两种缺点，关闭电源虽然众所周知，但不常使用，因此具有改良的空间。

发明内容

因此本发明之目的在提供一种方法与电路，利用既有的扫描链(Scan Chains)及边界扫描(Boundary Scan，IEEE 1149.1)技术以关闭电源，减少同步逻辑ASIC中省电的硬体设计。将一省电控制器装在同步逻辑ASIC中，让扫描链及边界扫描电路原有的共治讯号org_s_mode，org_s_enable，org_bs_mode，org_bs_enable，power_off，clock及reset信号输入省电控制器，并产生一组新的控制信号s_mode，s_enable，bs_mode，bs_enable，pw_switch，scan_clock，bs_clock及mem_if以控制扫描链及边界扫描电路，於是：

a)在同步逻辑ASIC关闭电源时：

1)先关闭同步逻辑ASIC的时钟讯号；

2)将同步逻辑ASIC的一组主要输出储存在边界扫描电路的记忆体元件中，然後将一外部电路的输入端从该主要输出端切换至边界扫描电路的记忆元件；

3)以扫描链电路将同步逻辑ASIC的内部记忆元件的目前状态经由扫描链电路移出到一外部记忆体；

4)关闭同步逻辑ASIC的电源；

b)在同步逻辑ASIC打开电源时：

1)打开电源且初始化被关闭电路；

2)将外部记忆体所储存的数值经由扫描链电路移回到同步逻辑ASIC的内部记忆元件；

3)将外部电路的输入端从边界扫描电路的记忆元件切换至该主要输出端；

4)启动时钟讯号。

附图说明

图一为一扫描链电路之示意图。

图二为一边界扫描(IEEE 1149.1)电路之示意图。

图三为在同步逻辑ASIC中合并扫描链电路及边界扫描(IEEE1149.1)电路之示意图。

图四示出本发明所规划的关闭电源/打开电源程序之流程图。

图五示出本发明控制电路之方块图。

具体实施方式

请参考图一，示出一生产测试的扫描链代表电路。在一同步逻辑ASIC中，扫描链电路将沿著主要电路而配置，主要电路包含许多组合逻辑电路1及许多记忆型元件2(例如正反器、位移暂存器)。扫描链电路包含多工器3与多工器4，多工器3有两个输入「测试31」及「工作32」，多工器4有两个输入「扫描时钟讯号41」及「主要时钟讯号42」。当多工器3与多工器4的控制信号s_enable 33与s_mode43为低电位时，「工作32」与「主要时钟讯号42」将输入至同步逻辑ASIC作正常作业；当多工器3与多工器4的控制信号s_enable 33与s_mode 43为高电位时，电路进入扫描模式作生产测试，「扫描时钟讯号41」将取代「主要时钟讯号42」而输入同步逻辑ASIC中，「测试31」的资料将移入记忆型元件2(例如正反器、位移暂存器)，绕过组合逻辑电路1，然後一步一步经过各个记忆型元件2移出输出埠20作同步逻辑ASIC的生产测试。

参考图二，在测试设计功能时，一待测单元5以一边界扫描(IEEE1149.1)机构(阴影区域)环绕而储存/观察主要的输出信号52。使用bs_clock 59及bs_enable 54信号将测试资料58经由多工器55输入主要输入端51，待测单元5的主要输出信号52则由记忆元件57储存，然後透过边界扫描机构而移出。边界扫描机构是用以测试待测单元5的设计的。

图三示出本发明一实施例，将既有的扫描链及边界扫描(IEEE1149.1)组合而环绕一欲关闭电源的方块8。扫描链电路及边界扫描电路是所有可携式应用的集成电路中内建的电路，本发明只是利用扫描链电路及边界扫描电路作省电之用。本发明使用扫描链电路将一欲关闭电源的方块8中记忆元件的内容存入一外部记忆体6，将多工器3与多工器4的s_enable 33and s_mode 43拉成高电位，欲关闭电源的方块8就进入扫描模式。本发明使用边界扫描电路将欲关闭电源的方块8的边界状态存入一外部电路7。

图四(a)示出本发明所规划的关闭电源程序。

第一步是将欲关闭电源的方块8的时钟讯号关闭(步骤91)；其次是将主要输出52存入IEEE.1149.1(边界扫描)的正反器57，然後将外部电路7的输入端从主要输出52(即从欲关闭电源的方块8)切换至边界扫描正反器57(步骤92)；并将内部)正反器2的目前状态透过扫描链移出到外部记忆体6(步骤93)；最後一步则是关闭方块8的电源(步骤94)。

对於将关闭电源的电路回复到正常工作模式，图四(b)示出打开电源的程序。首先是打开电源且初始化被关闭电路(步骤95)；其次是透过扫描链将储存的正反器之值移回(步骤96)；第三步则将切换到外部电路7的信号从边界扫描正反器57转回到主要输出52(步骤97)；最後打开锺讯使方块8回到正常作业(步骤98).

关闭电源的方法必须执行下面两种任务：首先将欲关闭电源的方块8中所有记忆元件的内容复制到一外部记忆体6(另一组正反器、RAM或任何其他记忆元件)，使工作状态可以在後来打开电源的程序中恢复。其次，关闭电源的方法将使欲关闭电源的方块8的主要输出52浮动，因为这些浮动的输入在IC设计中是不容许的，所以需要额外的硬体以保留原来的信号，请再次参阅图三。

为了达成关闭电源的两种任务，图五示出一控制器9之设计，此控制器9将收集扫描链及边界扫描的原来信号而产生一组新的控制信号以达成省电的应用。

扫描链及边界扫描的原来信号是分别用来作生产测试及设计测试的，但在产品通过测试後，扫描链及边界扫描的原来信号都固定为高电位或固定於低电位，在产品的生命周期中不再使用，因此必须根据扫描链及边界扫描的原来信号产生一组新的控制信号供省电之用。扫描链及边界扫描的原来信号包含org_s_mode，org_s_enable，org_bs_mode，org_bs_enable，如图五控制器9左边所示。Power_off、clock及reset信号亦安排在图五控制器左边以指示控制器。

控制器9右边的输出接脚s_mode 43是将欲关闭电源的方块8的内部记忆元件在三种作业模式之间切换：正常作业模式、关闭时钟讯号的低电力模式及移入/移出模式。s_mode 43是汇流排式，只要扫描链的正反器数目改变，就必须调整控制器，使其输出讯号能符合时间要求。

s_enable 33切换内部资料路径，使记忆元件2可以从「测试31」或「工作32」取得不同的输入。

bs_mode 53决定何时切换边界扫描的锁住时钟讯号或主要输出的省电模式。bs_enable 54除维持与org_bs_enable相同外，因为此信号在省电时，方块8的输出需切换到记忆元件57，所以外部电路7永远可取得输出值。

pw_switch 61控制电源开关。

scan_clock 41提供扫描时钟讯号供内部扫描链之用。

bs_clock 59由bs_mode 53控制，提供作为边界扫描正反器57的时钟讯号。

mem_if 60为记忆体控制界面，对於不同的记忆体形态必须改变记忆体界面。

可以用一个内含的CPU取代图五所示的控制器9。

本发明方法利用既有的电路/技术达成省电的目的，不必增设太多的电路。

本发明的精神与范围仅由下述权利要求决定，不受上述实施例之限制。