硬件描述语言电路的检测系统与方法

摘要

一种硬件描述语言电路的检测系统是检测一硬件描述语言所描述的一待测试电路程序，此系统包含一电路模拟软件、一接口程序以及一处理器。其中电路模拟软件执行待测试电路程序以模拟一待测试电路，其中待测试电路程序产生一第一消息，处理器执行电路模拟软件，并产生一第二消息，接口程序由硬件描述语言所描述，并执行于电路模拟软件，其中接口程序传送待测试电路程序所产生的所述算一消息至处理器或传送处理器所产生的所述第二消息至待测试电路程序。

说明书

技术领域

本发明是关于一种电路检测系统与方法，特别关于一种硬件描述语言电路的检测系统与方法。

背景技术

为了开发功能强大的芯片，在制造芯片之前必须先对芯片内的电路加以检验。

如图1所示，一电路模拟软件11执行在一处理器12上，电路模拟软件11通过处理器12执行一控制芯片的控制器硬件电路程序111与一解码芯片的解码器硬件电路程序112以模拟解码芯片与控制芯片，并检验解码芯片与控制芯片是否能够正常地配合运作。

这种模拟检验的方法能够完整地模拟解码芯片与控制芯片的功能，并能够完整地检验解码芯片与控制芯片配合的情况。然而，若只想验证解码芯片是否能够正常运作，对于解码芯片开发人员来说，在电路模拟软件11其实不需要完整地模拟验证控制芯片的功能，且在电路模拟软件11完整地模拟验证控制芯片亦多耗费处理器12的处理时间，也就是说，解码芯片在电路模拟软件11验证的时间加长，解码芯片在硬件描述语言电路设计阶段的效率亦减低。

因此，提供一种硬件描述语言电路的检测系统，能够完整地验证硬件描述语言电路，并能够简化多电路配合的验证流程，节省验证时间，以提高硬件描述语言电路设计的效率，正是当前重要的课题之一。

发明内容

有鉴于上述课题，本发明的目的为提供一种具简化验证流程的硬件描述语言电路的检测系统与方法。

于是，为达上述目的，依本发明的硬件描述语言电路的检测系统检测一硬件描述语言所描述的一待测试电路程序，此系统包含一电路模拟软件、一接口程序以及一处理器。其中电路模拟软件执行待测试电路程序以模拟一待测试电路，接口程序是由硬件描述语言所描述，并执行于电路模拟软件以传送待测试电路所产生的一第一消息，处理器执行电路模拟软件，且通过接口程序接收第一消息，并依据第一消息产生一第二消息，接口程序传递第二消息至待测试电路程序。

另外，本发明亦提供一种硬件描述语言电路的检测方法，其检测一硬件描述语言所描述的一待测试电路程序，此方法包含以下步骤：执行待测试电路程序以模拟一待测试电路，其中待测试电路程序是执行于一电路模拟软件并产生一第一消息，且电路模拟软件是在一处理器执行，然后由处理器产生一第二消息，以及执行一接口程序以传递第一消息至一处理器，或传递处理器所产生的第二消息至待测试电路程序，其中接口程序是由硬件描述语言所描述并执行于电路模拟软件。

承上所述，因依本发明的硬件描述语言电路的检测系统及方法具有电路模拟软件、接口程序以及处理器，故能够完整地验证硬件描述语言电路，对于解码芯片开发人员来说，更能够简化多电路配合的验证流程，以达到节省验证的时间与提高电路设计效率的功效。

附图说明

图1为显示公知硬件描述语言电路检测系统的一区块图；

图2为显示依本发明较佳实施例的硬件描述语言电路检测系统的一区块图；

图3为显示依本发明较佳实施例的硬件描述语言电路检测系统的具体实施方式的一区块图；以及

图4为显示依本发明较佳实施例的硬件描述语言电路检测系统的具体实施方式的另一区块图；以及

图5为显示依本发明较佳实施例的硬件描述语言电路检测方法的一流程图。

组件符号说明：

11       电路模拟软件

12       处理器

111      控制器硬件电路程序

112      解码器硬件电路程序

2        检测系统

21       电路模拟软件

211      接口程序

212      待测试电路程序

213      I/O总线

22       处理器

3        检测系统

31       电路模拟软件

311      接口程序

312      解码器硬件电路程序

313      I/O总线

314      函数库

32       操作系统

33       处理器

34       总线

35       内存

36       系统芯片

37       储存装置

38       输出入装置

39       检测程序

ADDR     地址

DATA     数据

INT      中断

MSG1     第一消息

MSG2     第二消息

RES      向应

S1-S3    硬件描述语言电路的检测方法

具体实施方式

以下将参照相关图式，说明依本发明较佳实施例的硬件描述语言电路的检测系统及方法。

如图2所示，依本发明较佳实施例的硬件描述语言电路的检测系统2是检测一硬件描述语言所描述的一待测试电路程序212，检测系统2包含一电路模拟软件21、一接口程序211以及一处理器22。

电路模拟软件21执行待测试电路程序212以模拟一待测试电路，其中待测试电路程序212产生一第一消息MSG1，处理器22执行电路模拟软件21，并产生一第二消息MSG2，接口程序211由硬件描述语言所描述，并执行于电路模拟软件21，接口程序211传送待测试电路程序212所产生的第一消息MSG1至处理器22或传送处理器22所产生的第二消息MSG2至待测试电路程序212。

在本实施例中，处理器22可依据第一消息MSG1产生第二消息MSG2，另外，待测试电路程序212亦可依据第二消息MSG2产生第一消息MSG1。举例来说，第二消息MSG2可为一读取消息，处理器22可通过电路模拟软件21的一函数将第二消息MSG2传送至接口程序211，接口程序211通过一I/O总线213将第二消息MSG2传送至待测试电路程序212，待测试电路程序212依据读取消息MSG2读取待测试电路程序212的缓存器或内存的数据以产生第一消息MSG1。

待测试电路程序212通过I/O总线将第一消息MSG1传送至接口程序211，接口程序211调用电路模拟软件的另一函数以将第一消息MSG1传送至处理器22。

另外，第一消息MSG1也可以是待测试电路程序212所产生的一中断消息，第二消息MSG2则可以是处理器22针对中断消息MSG1处理后的响应消息。接口程序211接收到第一消息MSG1之后调用电路模拟软件的一函数，函数对处理器22下达一指令或中断以传递第一消息MSG1至处理器22，当处理器22接收到中断消息MSG1之后，处理器22处理第一消息MSG1以产生第二消息MSG2，然后函数传递第二消息MSG2至接口程序211，待测试电路程序212接收到响应消息MSG2后可继续运作。

另外，第一消息MSG1亦可以是待测试电路程序212的状态消息，而第二消息MSG2可以是处理器22的操作消息，处理器22可依据状态消息MSG1产生适当的操作消息MSG2，以操作待测试电路程序212。在本发明的实施例中，第一消息MSG1与第二消息MSG2可以是其它内容的消息，可依据测试时的需求而定。

在本实施例中，待测试电路程序212可以是模拟一数字信号处理器，也可以是模拟一解码器，处理器22为一中央处理单元，硬件描述语言是VHDL或Verilog HDL。与公知技术相比之下，在电路模拟软件21中仅需要执行完整的待测试电路程序212以及特殊设计接口程序211，不需要模拟与待测试电路程序212搭配的控制电路的执行就可以完整地验证待测试电路程序212。

与公知技术相比之下，开发人员可利用现成已是实体电路的处理器22作为与待测试电路程序212搭配的控制电路，无须在电路模拟软件21搭配完整的控制电路程序，如控制器硬件电路程序111。另外，接口程序211是作为待测试电路程序212与处理器22间沟通的媒介，接口程序211与处理器22可模拟控制器硬件电路程序111的操作功能，接口程序211无须具体地实现控制器硬件电路程序111，所以接口程序211的大小可远小于控制器硬件电路程序111，如此一来，电路模拟软件21中不需要模拟与待测试电路程序212搭配的控制电路，多电路配合的复杂度降低因而验证流程简化，电路验证的时间可以缩短，所以电路设计与验证的效率因而提高。

图3与图4是显示依本发明的硬件描述语言电路的检测系统的具体实施方式，硬件描述语言电路的检测系统3包含一电路模拟软件31、一操作系统32、处理器33、一总线34、一内存35、一系统芯片36、一储存装置37、一输出入装置38与一检测程序39。

操作系统32储存于储存装置37中，系统芯片36通过总线34将操作系统32加载至内存35以让处理器33执行。使用者通过输出入装置38操作检测系统3。

电路模拟软件31安装在操作系统32上才能够由处理器33执行，操作系统32是一多任务操作系统，例如UNIX、LINUX或FreeBSD等操作系统。

检测程序39是安装在操作系统32之中，检测程序39与电路模拟软件31是同时执行于操作系统32之中。其中检测程序39可由C或C++等高级程序语言所撰写。电路模拟软件31与检测程序39在执行时可以是进程(Process)或是执行线程(Thread)，而同时执行于操作系统32中。

电路模拟软件31执行一接口程序311、一解码器硬件电路程序312，其中接口程序311与解码器硬件电路程序312是由硬件描述语言所撰写并在电路模拟软件31中以一I/O总线313连接，解码器程序312在此是模拟一解码器的完整电路。

如图3所示，在模拟读取的过程中，检测程序39产生一地址ADDR，检测程序39通过操作系统32的消息队列(Message Queue)将地址ADDR传递至电路模拟软件31的一函数库314，函数库314将地址ADDR传递至接口程序311，接口程序311通过I/O总线313将地址ADDR传递至解码器硬件电路程序312，解码器硬件电路程序312依据地址ADDR读取出缓存器中的数据DATA。

解码器硬件电路程序312通过I/O总线313将数据DATA传递至接口程序311，接口程序311调用函数库314，函数库314通过操作系统32的消息队列(Message Queue)将数据DATA传递至处理器33执行中的检测程序39，因此检测程序39得以读取到解码器硬件电路程序312的缓存器中地址ADDR的数据DATA。

如图4所示，在模拟中断的过程中，解码器硬件电路程序312产生一中断INT，接口程序311通过I/O总线313收到中断INT之后调用电路模拟软件31的一函数库314，函数库314通过操作系统32的消息队列(Message Queue)将中断INT的内容传递至处理器33执行的检测程序39。

检测程序39处理中断INT的内容并产生一响应RES，检测程序39亦通过操作系统32的消息传递将响应RES传递至函数库314中，函数库314是藉由电路模拟软件31中函数响应的方式将响应RES的内容传递至接口程序311，接口程序311通过I/O总线313将响应RES的内容传递至解码器硬件电路程序312。

另外，在图3与图4的实施例中，检测程序39除了简单地读取或响应解码器硬件电路程序312之外，开发人员亦可以增进检测程序39的内容，以让检测程序39模拟与解码器硬件电路程序312搭配的电路的部分或完整功能，或开发人员在检测程序39中添加解码器硬件电路程序312的错误检查机制，以方便在执行解码器硬件电路程序312时除错。也就是说，检测程序39可视开发人员实际需要添加适当的程序代码，以较佳的效率开发解码器硬件电路程序312，而检测程序39亦可简易的移植为系统实作时所需的驱动程序码。

与公知技术相较之下，电路模拟软件11执行控制器硬件电路程序111与解码器硬件电路程序112，电路模拟软件31执行接口程序311与解码器硬件电路程序312，接口程序311、处理器33与检测程序39与控制器硬件电路程序111功能相近，并分别与解码器硬件电路程序312以及解码器硬件电路程序112搭配运作。解码器硬件电路程序112与解码器硬件电路程序312可为类似的硬件程序。

然而接口程序311仅作为解码器硬件电路程序312与处理器33以及检测程序39之间通讯的媒介，控制器硬件电路程序111的操作功能是主要实现在处理器33及/或检测程序39，接口程序311无须具体地实现控制器硬件电路程序111，所以接口程序311的大小可远小于控制器硬件电路程序111，且开发人员亦可藉由已经是实体电路的处理器33模拟控制器硬件电路程序111，因而节省开发时间、人力或成本等。

另外，由于电路模拟软件31执行较小的接口程序311，电路模拟软件11执行较大的控制器硬件电路程序111，若解码器硬件电路程序112与解码器硬件电路程序312的大小相近的话，电路模拟软件31将有较佳的执行效率，故此可以节省开发时间、人力或成本等。再者，电路模拟软件31中不需要模拟与待测试电路程序312搭配的控制电路，多电路配合的复杂度降低因而验证流程简化，电路验证的时间可以缩短，所以电路设计与验证的效率因而提高。如图5所示，依本发明较佳实施例的硬件描述语言电路的检测方法是检测一硬件描述语言所描述的一待测试电路程序，此方法包含步骤S1至步骤S3。

在步骤S1，执行待测试电路程序以模拟一待测试电路并产生一第一消息，其中待测试电路程序是在一电路模拟软件执行，电路模拟软件是在一处理器执行。

在步骤S2，由处理器产生一第二消息。

在步骤S3，执行一接口程序以传递待测试电路所产生的第一消息至处理器，或传递处理器所产生的第二消息至待测试电路程序，其中接口程序是由硬件描述语言所描述并在电路模拟软件执行。

本实施例的硬件描述语言电路的检测方法是可执行于图2与图3中的硬件描述语言电路的检测系统，且施行本实施例的检测方法的各形式亦于前述实施例中的检测系统讨论过，故此不再赘述。

综上所述，因依本发明的硬件描述语言电路的检测系统及方法具有电路模拟软件、接口程序以及处理器，故能够完整地验证硬件描述语言电路，并能够简化多电路配合的验证流程，以达到节省验证时间与提高电路设计效率的功效。

以上所述仅为举例性，而非为限制性的。任何未脱离本发明的精神与范畴，而对其进行的等效修改或变更，均应包含于所附的权利要求中。