具有双栅极结构的非晶硅薄膜晶体管及其制造方法

摘要

一种具有双栅极结构的非晶硅薄膜晶体管，包括基板、第一栅极、非晶硅通道层、源极及漏极，以及第二栅极。第一栅极形成于基板上，非晶硅通道层形成于第一栅极之上。源极及漏极以对应于第一栅极的两端的方式形成于非晶硅通道层上，并对应地与非晶硅通道层的两端接触。第二栅极以对应于第一栅极的方式形成于源极及漏极上，并与第一栅极电连接，第二栅极的边缘与源极及漏极的边缘部分重叠。非晶硅通道层位于第一栅极之内。

说明书

技术领域

本发明涉及一种薄膜晶体管及其制造方法，特别涉及一种具有双栅极结构的非晶硅薄膜晶体管及其制造方法。

背景技术

请参照图1，其绘示传统的非晶硅薄膜晶体管(amorphous silicon thin filmtransistor，a-Si TFT)的剖面图。在图1中，非晶硅薄膜晶体管1基本上为由一栅极50、一源极10、一漏极20及一非晶硅通道层30所构成的电子元件，栅极50及非晶硅通道层30之间以一绝缘层40隔开。源极10与漏极20不互相接触，但分别通过重掺杂N型(N+)半导体层2与非晶硅通道层30接触。

当栅极50被施加电压时，非晶硅通道层30会在靠近绝缘层40的界面感应出电荷。此时，若漏极20亦被施加电压时，则源极10产生的电子可以经由非晶硅通道层30，由源极10流往漏极20。并且，对应的电流则由漏极20流向源极10，使得非晶硅薄膜晶体管1形成导通状态。

当栅极50不被施加电压时，非晶硅通道层30不会感应出任何电荷。即使漏极20被施加电压，也不会有电荷从源极10流向漏极20，源极10与漏极20之间处于电性隔离状态，使非晶硅薄膜晶体管1形成关闭状态。

由于非晶硅薄膜晶体管1具有控制电流导通的功能，因此经常被使用作为液晶显示器或有机发光二极管(organic light emitting diode，OLED)显示器的像素(pixel)的开关。

然而，传统的非晶硅薄膜晶体管1的电流导通能力不足，其非晶硅通道层30的电子迁移率(mobility)通常小于1cm²/V-sec。若要将非晶硅薄膜晶体管1应用于有源矩阵式有机发光二极管(active matrix organic light emittingdiode，AMOLED)显示器上，比起多晶硅薄膜晶体管(poly silicon thin filmtransistor，poly-Si TFT)应用于AMOLED上时还需要更大的操作电压，且会降低非晶硅薄膜晶体管1的可靠性。

因此，如何增加非晶硅薄膜晶体管的电流导通能力而降低操作电压，以增加非晶硅薄膜晶体管的可靠性，将成为目前刻不容缓的待解决课题。

发明内容

有鉴于此，本发明的目的就是在提供一种具有双栅极结构的非晶硅薄膜晶体管及其制造方法，其第二栅极与第一栅极电连接，以及第二栅极的边缘与源极及漏极的边缘部分重叠。而且非晶硅通道层与第一栅极相对应形成，且非晶硅通道层的分布面积小于第一栅极的分布面积，此结构能有效增加第一栅极及第二栅极之间的非晶硅通道层的电流导通能力。如此一来，本发明的非晶硅薄膜晶体管应用在有源矩阵式有机发光二极管显示器或a-Si相关电路，不需很高的操作电压即可达到与传统非晶硅晶体管相同的导通电流。如此一来，不仅降低非晶硅薄膜晶体管的操作电压，而增快a-Si电路的操作速度，更可增加非晶硅薄膜晶体管的可靠性。此外，本发明的晶体管结构也可应用于有源矩阵式液晶显示器的像素晶体管。

根据本发明的目的，提出一种具有双栅极结构的非晶硅薄膜晶体管，包括基板、第一栅极、第二栅极、非晶硅通道层、源极以及漏极。第一栅极形成于基板上，非晶硅通道层形成于第一栅极上。源极及漏极以对应于第一栅极的两端的方式形成于非晶硅通道层上，并对应地与非晶硅通道层的两端接触。第二栅极以对应于第一栅极的方式形成于源极及漏极之上，并与第一栅极电连接。其中，第二栅极的边缘与源极及漏极的边缘部分重叠。此外，非晶硅通道层与第一栅极相对应形成，且非晶硅通道层的分布面积小于第一栅极的分布面积。

另外，非晶硅薄膜晶体管还包括一蚀刻中止层，蚀刻中止层形成于非晶硅通道层及第二栅极之间，且非晶硅通道层的分布面积小于第一栅极的分布面积。

根据本发明的再一目的，提出一种具有双栅极结构的非晶硅薄膜晶体管的制造方法。首先，提供基板，并形成第一栅极于基板上。接着，形成第一绝缘层于基板之上，并覆盖第一栅极。然后，形成非晶硅通道层于第一绝缘层之上。接着，形成源极及漏极于非晶硅通道层上，源极及漏极对应于第一栅极的两端，并对应地与非晶硅通道层的两端接触。然后，形成第二绝缘层覆盖源极及漏极。接着，形成第二栅极于第二绝缘层上，第二栅极对应于第一栅极，并与第一栅极电连接，第二栅极的边缘与源极及漏极的边缘部分重叠。

根据本发明的另一目的，提出一种具有双栅极结构的非晶硅薄膜晶体管的制造方法。首先，提供基板，并形成第一栅极于基板上。接着，形成第一绝缘层于基板之上，并覆盖第一栅极。然后，形成非晶硅层于第一绝缘层上。接着，形成蚀刻中止层于部分的非晶硅层的上，蚀刻中止层对应于第一栅极。然后，形成源极及漏极于非晶硅层的上，源极及漏极对应于第一栅极的两端，蚀刻中止层位于源极及漏极之间。接着，去除源极、漏极及蚀刻中止层所暴露的部分的非晶硅层，以形成一非晶硅通道层，源极及漏极对应地与非晶硅通道层的两端接触。然后，形成第二绝缘层覆盖源极及漏极。接着，形成第二栅极于第二绝缘层上，第二栅极对应于第一栅极，并与第一栅极电连接，第二栅极的边缘与源极及漏极的边缘部分重叠。

为让本发明的上述目的、特征、和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。

附图说明

图1绘示传统的非晶硅薄膜晶体管的结构剖面图；

图2A～2F绘示本发明实施例一的具有双栅极结构的非晶硅薄膜晶体管的工艺剖面图；以及

图3A～3H绘示本发明实施例二的具有双栅极结构的薄膜晶体管的工艺剖面图。

简单符号说明

1、200、300：非晶硅薄膜晶体管

2、121、321：重掺杂N型(N+)半导体层

10、110、310：源极

20、120、320：漏极

30、130、330a：非晶硅通道层

40：绝缘层

50：栅极

60、160、360：基板

210、370：第二绝缘层

220、390：第二栅极

230、395：像素电极

240、340：第一绝缘层

250、350：第一栅极

260、375：第二接触孔

330：非晶硅层

380：蚀刻中止层

具体实施方式

实施例一

请参照图2A～2F，其绘示本发明实施例一的具有双栅极结构的非晶硅薄膜晶体管的工艺剖面图。首先，在图2A中，提供一基板160，并形成一第一栅极250于基板160上。其中，基板160包含玻璃基板、塑料基板或绝缘基板，第一栅极250包含金属或金属合金。

接着，如图2B所示，形成一第一绝缘层240于基板160上，并覆盖第一栅极250。其中，第一绝缘层240包含氮化硅(silicon nitride，SiN)、氮氧化硅(silicon oxynitride，SiON)、氮化物、氮氧化物或氧化物。

然后，如图2C所示，形成一非晶硅通道层130于第一绝缘层240的上。其中，非晶硅通道层130与第一栅极250相对应形成，且非晶硅通道层130的分布面积小于第一栅极250的分布面积。

接着，如图2D所示，形成一源极110及一漏极120于非晶硅通道层130上，源极110与漏极120对应于第一栅极250的两端，并分别与非晶硅通道层130的两端接触。其中，源极110及漏极120包含金属或金属合金。在本实施例中，还可形成一重掺杂N型(N+)半导体层121于源极110及漏极120和非晶硅通道层130之间，重掺杂N型(N+)半导体层121并包覆非晶硅通道层130的侧壁。

然后，如图2E所示，形成一第二绝缘层210覆盖源极110及漏极120，并于漏极120处形成一第二接触孔260。其中，第二绝缘层210包含氮化硅、氮氧化硅、氮化物、氮氧化物或氧化物。

接着，如图2F，形成相互电隔离的一第二栅极220及像素电极230于第二绝缘层210上，像素电极230通过第二接触孔260与漏极120电连接。第二栅极220对应于第一栅极250，并通过一第一接触孔(未显示于图中)与第一栅极250电连接。第二栅极220的边缘与源极110及漏极120的边缘部分重叠，非晶硅薄膜晶体管200在此终告完成。其中，本领域的技术人员可以明了，上述的第一接触孔可在第一栅极250完成步骤及第二栅极220完成步骤之间完成。

在图2F中，本实施例所述的具有双栅极结构的非晶硅薄膜晶体管200至少包括一基板160、一第一栅极250、一第二栅极220、一非晶硅通道层130、一源极110及一漏极120。第一栅极250形成于基板160上，非晶硅通道层130形成于第一栅极250之上并位于第一栅极250之内。源极110及漏极120以对应于第一栅极250的两端的方式形成于非晶硅通道层130上，并对应地与非晶硅通道层130的两端接触。第二栅极220以对应于第一栅极250的方式形成于源极110及漏极120之上，并与第一栅极250电连接。其中，第二栅极220的外侧边缘与源极110及漏极120的内侧边缘部分重叠。

然而本领域的技术人员可以明了本实施例的技术并不局限在此，例如，第一栅极250及第二栅极220的材料可以相同，如第二栅极220包含金属或金属合金。其中，第一栅极250及第二栅极220的材料可以不相同，如第二栅极220包含铟锡氧化物(indium tin oxide，ITO)、铟锌氧化物(indium zincoxide，IZO)、镉锡氧化物(cadmium tin oxide，CTO)、氧化锡(stannum dioxide，SnO₂)或氧化锌(zinc oxide，ZnO)。另外，像素电极230包含金属或金属合金，或者是包含铟锡氧化物、铟锌氧化物、镉锡氧化物、氧化锡或氧化锌。若第二栅极220及像素电极230的材料相同时，第二栅极220及像素电极230可同时或非同时完成。若第二栅极220及像素电极230的材料不同时，第二栅极220可比像素电极230先完成或后完成。

由于第二栅极220与第一栅极250电连接，且第二栅极220的边缘与源极110及漏极120的边缘部分重叠，当第一栅极250及第二栅极220被施加一电压时，非晶硅通道层130会在靠近第一绝缘层240及第二绝缘层210的上下两界面感应出电荷，俨然如同在非晶硅通道层130的上下表面处形成二电流通道。而且非晶硅通道层130于第一栅极内，由于其通道侧壁与重掺杂N型(N+)半导体层121接触，提供下方界面电荷一导电路径，可以降低源极110及漏极120的寄生电阻，大大地增加非晶硅通道层130的电子迁移率。所以，本实施例的非晶硅薄膜晶体管200比传统的非晶硅薄膜晶体管1具有较高的电流导通能力，故本实施例的非晶硅薄膜晶体管200应用在有源矩阵式有机发光二极管(active matrix organic light emitting diode，AMOLED)显示器或a-Si相关电路，并不需很高的操作电压。如此一来，可以大大地降低非晶硅薄膜晶体管的操作电压，而增快a-Si电路的操作速度，且增加非晶硅薄膜晶体管的可靠性。

实施例二

请参照图3A～3H，其绘示依照本发明实施例二的具有双栅极结构的薄膜晶体管的工艺剖面图。首先，如图3A所示，提供一基板360，并形成一第一栅极350于基板360上。其中，基板360包含玻璃基板、塑料基板或绝缘基板，第一栅极350包含金属或金属合金。

接着，如图3B所示，形成一第一绝缘层340于基板360之上，并覆盖第一栅极350。其中，第一绝缘层340包含氮化硅、氮氧化硅、氮化物、氮氧化物或氧化物。

然后，如图3C所示，形成一非晶硅层330于第一绝缘层340上。

接着，如图3D所示，形成一蚀刻中止层(etch-stop layer)380于部分的非晶硅层330之上，蚀刻中止层380与第一栅极350相对应。

然后，如图3E所示，去除蚀刻中止层380所暴露的部分的非晶硅层330，形成一非晶硅通道层330a。其中，非晶硅通道层330a与第一栅极350相对应形成，且位于第一栅极350的内。

接着，如图3F所示，形成一源极310及一漏极320于非晶硅通道层330a之上，源极310及漏极320分别对应于第一栅极350的两端，蚀刻中止层380位于源极310及漏极320之间。其中，源极310及漏极320包含金属或金属合金。在本实施例中，还可形成一重掺杂N型(N+)半导体层321于源极310及漏极320和非晶硅通道层330a之间，重掺杂N型(N+)半导体层321并包覆非晶硅通道层330a的侧壁，源极310及漏极320对应地通过重掺杂N型(N+)半导体层321与非晶硅通道层330a的两端接触。

然后，如图3G所示，形成一第二绝缘层370覆盖源极310及漏极320，并具有一暴露部分的漏极320的第二接触孔375。其中，第二绝缘层370包含氮化硅、氮氧化硅、氮化物、氮氧化物或氧化物。

接着，如图3H所示，形成相互电性隔离的一第二栅极390与一像素电极395于第二绝缘层370上，像素电极395通过第二接触孔375与漏极320电连接。第二栅极390对应于第一栅极350，并通过第一接触孔(未显示于图中)与第一栅极350电连接，第二栅极390的边缘与源极310及漏极320的边缘部分重叠，非晶硅薄膜晶体管300在此终告完成。其中，本领域的技术人员可以明了，上述的第一接触孔可在第一栅极350完成步骤及第二栅极390完成步骤之间完成。

在图3H中，本实施例所述的具有双栅极结构的非晶硅薄膜晶体管300至少包括一基板360、一第一栅极350、一第二栅极390、一非晶硅通道层330a、一蚀刻中止层380、一源极310及一漏极320。第一栅极350形成于基板360上，非晶硅通道层330a形成于第一栅极350之上且位于第一栅极350之内。源极310及漏极320以对应于第一栅极350的两端的方式形成于非晶硅通道层330a上，蚀刻中止层380位于源极310及漏极320和非晶硅通道层330a之间，源极310及漏极320并对应地与非晶硅通道层330a的两端接触。第二栅极390以对应于第一栅极350的方式形成于源极310及漏极320之上，并与第一栅极350电连接。其中，第二栅极390的外侧边缘与源极310及漏极320的内侧边缘部分重叠。

然而本领域的技术人员可以明了本实施例的技术并不局限在此，例如，第一栅极350及第二栅极390的材料可以相同，如第二栅极390包含金属或金属合金。其中，第一栅极350及第二栅极390的材料可以不相同，如第二栅极390包含铟锡氧化物、铟锌氧化物、镉锡氧化物、氧化锡或氧化锌。另外，像素电极395包含金属或金属合金，或者是包含铟锡氧化物、铟锌氧化物、镉锡氧化物、氧化锡或氧化锌。若第二栅极390及像素电极395的材料相同时，第二栅极390及像素电极395可同时或非同时完成。若第二栅极390及像素电极395的材料不同时，第二栅极390可比像素电极395先完成或后完成。

由于第二栅极390与第一栅极350电连接，且第二栅极390的边缘与源极310及漏极320的边缘部分重叠，当第一栅极350及第二栅极390被施加一电压时，非晶硅通道层330a会在靠近第一绝缘层340及第二绝缘层370的上下两界面感应出电荷，俨然如同在非晶硅通道层330a的上下表面处形成二电流通道，而且非晶硅通道层330a于第一栅极内，由于其通道侧壁与重掺杂N型(N+)半导体层321接触，提供下方界面电荷一导电路径，可以降低源极310及漏极320的寄生电阻，大大地增加非晶硅通道层330a的电子迁移率。所以，本实施例的非晶硅薄膜晶体管300比传统的非晶硅薄膜晶体管1具有较高的电流导通能力，故本实施例的非晶硅薄膜晶体管300应用在有源矩阵式有机发光二极管显示器或a-Si相关电路，并不需很高的操作电压。如此一来，可以大大地降低非晶硅薄膜晶体管的操作电压，而增快a-Si电路的操作速度，且增加非晶硅薄膜晶体管的可靠性。

本发明上述实施例所揭露的具有双栅极结构的非晶硅薄膜晶体管及其制造方法，其第二栅极与第一栅极电连接，以及第二栅极的边缘与源极及漏极的边缘部分重叠的设计，可以增加第一栅极及第二栅极之间的非晶硅通道层的电子迁移率。因此，可以大大地增加非晶硅薄膜晶体管的电流导通能力。此外，本实施例的非晶硅薄膜晶体管更可应用在有源矩阵式有机发光二极管显示器或a-Si相关电路，并不需很高的操作电压。如此一来，不仅降低非晶硅薄膜晶体管的操作电压，而增快a-Si电路的操作速度，还可增加非晶硅薄膜晶体管的可靠性。

综上所述，虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。