内容可寻址磁性随机访问存储器

摘要

内容可寻址磁性随机访问存储器单元包含MTJ的差动连接对和连接到MTJ的比较和匹配检测电路，并且包含差动标签位线、差动标签编程位线、使能线、字线、数元线和匹配线。匹配线提供有关差动标签位线上放置的输入数据和单元中的存储数据之间的匹配的指示。

说明书

技术领域

本发明涉及计算机存储器，尤其涉及高速缓冲存储器等等。

背景技术

在计算机中，高速缓冲存储器是位置接近CPU、保存最近访问的代码或数据的快速存储器。当在高速缓存中没有找到数据时，发生高速缓存命中失误，并且从主存储器检索数据，将数据放到高速缓存中。在此期间，CPU中断操作并且处于等待状态，直到数据可用。

CPU向高速缓存发送地址以检查含有高速缓存中存储的字的高速缓存。每个单元中存储的数据通常被称作″标签″，并且标签字由标签或存储器单元行构成。如果在高速缓存中找到CPU所寻址的字，则从高速缓存读出该字。如果没有找到，则寻址主存储器以读出该字。于是，包含刚才访问的字的字块被从主存储器传送到高速缓存。

高速缓冲存储器从CPU接收地址，搜索高速缓存中存储的地址并与之比较。为了高速并行执行此比较，需要关联或内容可寻址存储器(CAM)。如果能够根据内容而不是地址识别存储的数据，则可以大大减少访问存储器中信息的时间。CAM或关联存储器在高速缓冲存储器和转换后援缓冲区(TLB)中被广泛使用。通常，CAM在高速缓存中被用来将物理地址转换成数据，并且在TLB中被用来将虚拟地址转换成物理地址。CAM是非常强力的用于关联数据处理的工具。

速度在高速缓冲存储器中是重要的，因为高速缓冲存储器通常应当比主存储器快5到10倍。到目前为止，只有SRAM具有高速缓冲存储器等等所需的速度。

在现有技术中，多数高速缓冲存储器由SRAM阵列组成。SRAM类型的存储器单元具有所需的速度，但是它们是易失存储器。在现有技术中，以阵列的方式形成SRAM单元，其中全部比较和匹配检测电路均位于阵列外围或外部。并且，在单元上不能关闭基于SRAM的CAM，而是必须在外围进行屏蔽，这导致功率浪费。此外，通常在主存储器中使用了不同的存储器单元，使得高速缓冲存储器和主存储器需要不同的处理和制造步骤。

发明内容

因此，非常期望提供克服这些问题的高速缓冲存储器。

附图说明

参照附图：

图1是基于本发明的内容可寻址磁性随机访问存储器(CAMRAM)的示意图；

图2是图1的CAMRAM的部分等积的部分示意图；

图3、4、5和6图解了基于本发明的内容可寻址磁性随机访问存储器(CAMRAM)的附加实施例；

图7是图解各种I/O连接的CAMRAM单元宏视图；而

图8图解了CAMRAM单元的阵列。

具体实施方式

现在参照图1，其中图解了基于本发明的内容可寻址磁性随机访问存储器单元10。单元10包含磁隧道结(MTJ)12和14的差动连接对。通过将其连接到电路中来使用MTJ，使得电流从一个磁层到另一个磁层地垂直流过形成MTJ的层堆叠。MTJ单元可以被电等效地表示成电阻器，并且电阻的大小取决于具有2个稳定状态中的任意一个状态的2个磁向量的取向。本领域的技术人员可以理解，当磁向量未对齐(指向相反方向)时，MTJ单元具有相对较高的电阻，当磁向量对齐时，MTJ单元具有相对较低的电阻。MTJ在本领域是众所周知的，因此这里不会详细讨论。在1998年3月31日授权，标题为″多层磁隧道结存储器单元(Multi-Layer Magnetic Tunneling Junction Memory Cells)″的专利5,702,831中可以找到关于MTJ的制造和操作的更多信息，这里参考引用了该专利。

单元10还包含比较和匹配检测电路15，比较和匹配检测电路15连接到MTJ12和14的差动连接对。电路15包含差动标签位线BL和BLN(反转位线(bitline-not))，差动标签编程位线PBL和PBLN，使能线EN，字线WL，数元线DL和匹配线ML，匹配线提供有关差动标签位线上放置的输入数据和单元中存储的数据之间的匹配的指示。

更具体地，MTJ 12的下部(图1中)端子16被直接连接到标签编程位线PBL，MTJ 14的下部(图1中)端子17被直接连接到标签编程反转位线PBLN。因为下面将更详细地说明的原因，MTJ 12和14的下部端子16和17位于形成MTJ的层堆叠的顶部，并且上部端子18和19分别位于堆叠的底部。MTJ 12的上部端子18通过第一开关晶体管21和第二开关晶体管22连接到接点24。MTJ 14的上部端子19通过第一开关晶体管25和第二开关晶体管26连接到接点27。开关晶体管21和25的控制端子或控制极直接连接到使能线EN。开关晶体管22的控制极直接连接到接点27，而开关晶体管26的控制极直接连接到接点24。

开关晶体管28连接在电源Vdd和接点24之间，而开关晶体管29连接在电源Vdd和接点27之间。开关晶体管28的控制端子或控制极直接连接到接点27，而开关晶体管29的控制端子或控制极直接连接到接点24。一对开关晶体管31和32分别连接在电源Vdd和接点24、27连接。开关晶体管31和32的控制端子或控制极均直接连接到使能线EN。

开关晶体管34连接在标签位线BL和接点24之间，其中控制端子或控制极直接连接到字线WL。开关晶体管35连接在标签反转位线BLN和接点27之间，其中控制端子或控制极直接连接到字线WL。一对串联开关晶体管37和38连接在电源Vdd和匹配线ML之间。晶体管37的控制端子或控制极直接连接到标签位线BL，而晶体管38的控制端子或控制极直接连接到接点27。另一对串联开关晶体管40和41连接在电源Vdd和匹配线ML之间。晶体管40的控制端子或控制极直接连接到接点24，而晶体管41的控制端子或控制极直接连接到标签反转位线BLN。

另外参照图2，MTJ 12和14被图解成磁材料层、绝缘材料和非磁性导体以众所周知的方式装配而成的堆叠。在通常位于MTJ 12和14下方的支撑半导体基底(未示出)的表面中或上面形成比较和匹配检测电路15。MTJ 12包含底部导电材料层45，所述导电材料层位于电路15上方的层中，并且通过通孔46连接到开关晶体管21。MTJ 14包含底部导电材料层47(通常由与材料45相同的层形成)，所述导电材料层位于电路15上方的层中，并且通过通孔48连接到开关晶体管25。

数元线DL被形成为在MTJ12和14下面延伸，并且足够接近以产生MTJ 12和14中的部分编程磁场。标签编程位线PBL位于MTJ 12上方，足够接近以产生MTJ 12中的部分编程磁场，并且取向垂直于数元线DL。类似地，标签编程反转位线PBLN位于MTJ 14上方，足够接近以产生MTJ 12中的部分编程磁场，并且取向垂直于数元线DL。于是，在存储器的编程期间，数元线DL、标签编程位线PBL和标签编程反转位线PBLN被用来寻址各个单独的单元。

参照图3、4、5和6，其中图解了基于本发明的内容可寻址磁性随机访问存储器(CAMRAM)的若干附加实施例。各种实施例图解了连接电路中的可能变化，例如不同的导电晶体管(例如N-传导和P-传导)，和各种部件的不同位置。在示出各种I/O连接的图7中图解了CAMRAM单元10或任何其它单元实施例的宏视图。

现在参照图8，其中图解了CAMRAM单元的阵列50，其中CAMRAM单元均类似于图7的单元10。阵列中的CAMRAM单元按行和列排列，其中每个行中有n个单元，每个列中有m个单元，n和m为任何整数。阵列中的各个单元通过标签位线和标签反转位线(分别表示为BL0到BLn，和BLN0到BLNn)，沿着列延伸的使能线(表示为EN0到ENn)，和沿着行延伸的字线(表示为WL0到WLm)、数元线(表示为DL0到DLm)、匹配线(表示为ML0到MLm)连接。匹配线ML0到MLm被连接到匹配检测电路51，匹配检测电路51检测任何匹配线上的匹配并且输出匹配信号(表示为M0到Mi)。

参照图1，通过以下处理将互补信息编程到阵列50的各个单元中。通过向使能线提供逻辑0(EN＝0)禁止被编程的单元。在禁止期间，接点24和27会保持在Vdd上，这对于在编程操作之后立即快速切换到读取和搜索模式非常重要。同时，通过提供逻辑0(WL＝0)来禁止字线。选择一对编程位线PBL和PBLN，或所有编程位线对以进行高速编程，并且选择一个数元线DL。通过传递适当电流通过选择的编程位线PBL和PBLN，以及选择的数元线DL，具体行上的选定单元会被编程。例如，选择PBL0和PBLN0会导致选择单元的第一列。选择DL0会导致选择第一列中的第一单元。被提供到线PBL0、PBLN0和DL0上的适当电流会以期望的互补信息对第一列中的第一单元进行编程。

在搜索模式中执行以下处理。通过向选择的使能线提供逻辑1(EN＝1)，抬高使能线以脱离禁止状态(EN＝0)，从而使能阵列50中的选定单元列。同时，禁止字线(WL＝0)。当单元被禁止(EN＝0)时，匹配线ML应当被预充电到地电压。使标签位线PBL和PBLN接地。一旦单元被使能并且标签位线被接地，晶体管28、22、21和MTJ 12，以及晶体管29、26、25和MTJ 14产生的再生+Vc反馈会将接点24保持在Vdd上，并且将接点27拉至接近地电压的电压，反之亦然，即将接点27保持在Vdd上，并且将接点24拉至接近地电压的电压。接点24和27上的电压分别出现在晶体管40和38的控制极上。

于是，根据标签位线BL和BL_N上的输入地址，晶体管40与41，或晶体管37与38会上拉匹配线ML。

现在，阵列50准备开始搜索。结果，使能线被设置为高，并且可以开始高速并行搜索。将输入字(BL₀，...，BL_N)与阵列50的行中存储的数据相比较。各个CAMRAM单元10中存储的数据被称作″标签″，并且标签字由CAMRAM单元10的行构成。每个CAMRAM单元10的行或每个标签字均被连接到匹配线(ML₀，...，ML_N)。如果在标签字的任何位上存在失配，则对应匹配线被下拉。如果标签字中所有位均与输入字匹配，则对应匹配线保持为高。匹配检测电路51检测匹配线的切换并且在寄存器中存储结果。通过拉低期望位的使能线，可以容易地实现阵列50中一或多个位(这里被称作″屏蔽的查询位位置″)的屏蔽。具有低使能线的位会关闭对应列上的CAMRAM单元，从而提供局部屏蔽和节电。

在读模式的操作中，CAMRAM可以被用作随机访问存储器，或者可以被设计成顺序访问。读模式操作如下所示。当使能线被禁止(EN＝0)时，将标签位线BL和BLN预充电到Vdd。接点24和27，以及位线BL和BLN会在Vdd上。使编程位线PBL和PBLN接地。禁止匹配检测电路51，由于在读取操作期间标签位线BL和BLN会采取导致晶体管37和41接通或关闭的逻辑高电平或逻辑低电平，因此导致匹配线ML产生切换。在随机访问期间禁止匹配检测电路51会防止匹配检测电路51产生不必要的切换。使能字线WL(WL＝1)，并且使能选定单元(EN＝1)。根据MTJ 12和14的状态，接点24和27会处在Vdd或略微高于地电压的电压上。如果接点24或27在Vdd上，则标签位线BL或BLN会分别停留在Vdd上。然而如果接点24或27在略微高于地电压的电压上，则标签位线BL或BLN会分别被下拉到地电压，此时高速检测放大器(未示出)会高速地差动检测标签位线BL和BLN上的电压，并且输出检测的数据。这里可以理解，扫描机构可以具有电压模式或电流模式。

最好选择晶体管21、22和28，晶体管25、26和29，以及MTJ 12和14的电阻，使得MTJ 12和14上的电压处于大约100mV到400mV的范围内。在这个范围内，可以实现最大MR(最大电阻和最小电阻之间的比值)。通常，MTJ 12和14上的电压越低，则MR就越高，并且电流消耗就越低。

由于处理、偏置电压差、温度等因素导致单个MTJ单元具有电阻差异，考虑这些差异会导致速度退化。然而对于象在这里描述的CAMRAM单元中那样以差动方式编程的双MTJ单元，所有这种差异均是共模的，并且被自动消除。另外，可用输出信号被双MTJ和差动操作加倍。另外，如果单个MTJ单元被用于在存储器阵列端部进行数据检测和处理的主存储器中(例如参见2000年提交，序号待定并且转让给相同受让人的待审专利申请″高密度MRAM单元阵列(HIGHDENSITY MRAM CELL ARRAY)″)，则CAMRAM比主存储器更加快速。

这里还应当注意，可以在单元中局部屏蔽CAMRAM单元并且不丢失信息，而基于SRAM的CAM单元不能被屏蔽，因为它们不能在单元上被关闭，并且必须在阵列外围进行屏蔽。CAMRAM单元的局部屏蔽会大大地节电。通过单元的使能线EN输入屏蔽CAMRAM单元，其中单元被连接到使能线EN，而使能线EN连接单元的列。此外，CAMRAM单元不需要与高密度MRAM中使用的标准MTJ结构(参见上面提及的待审专利申请)有任何差异。

于是，公开了新型和改进的内容可寻址磁性随机访问存储器单元，该单元至少和基于SRAM的存储器一样快速，并且是非易失的。并且，位线电压保持相对恒定，无论在搜索期间是否发现匹配或失配。由于每个单元的差动操作，会自动消除处理、偏置电压差、温度等因素导致的电阻差异，并且不必为操作而牺牲速度。此外，差动操作提供较大的输出信号，以便进行更加高效的检测和操作。

由于CAMRAM单元的非易失性，会产生新型的高速缓存设计，并且导致新型的CPU体系结构。可以使用新型的CAMRAM单元设计高速搜索引擎，这会产生关联数据处理的大量系统和应用。

本领域的技术人员会理解，位线通常与MTJ单元阵列的各个列相关，而数元线与阵列的各个行相关。位线和数元线被用来单独寻址阵列中的单元，以便在阵列中对信息进行读取和编程，或者进行存储。本领域的技术人员可以理解，列和行可以方便地互换，并且在这里的公开内容中，这些术语是可互换的。并且，例如位线、字线、数元线、选择线等等的各种线路的具体名称是仅用于帮助说明的通用名称，并不对本发明产生限制。

虽然已经示出和描述了本发明的具体实施例，然而本领域的技术人员会想到其它修改和改进。因此应当理解，本发明不局限于示出的具体形式，我们期望通过所附权利要求书覆盖不偏离本发明的宗旨和范围的所有修改。