对卷积编码的代码字进行解码的方法和设备

摘要

本发明涉及通过在代码字上的滑动的窗口对卷积编码的代码字进行解码的设备和方法。在滑动窗口中同时计算前向和后向路径量度。基于路径的量度在合成单元(314)中计算解码结果。将滑动窗口划分为四部分。在滑动窗口的第一部分中的前向方向上计算路径量度，并将该路径量度存储在一个四部分存储器(306)中。此外，以计算单元的输入来自该四部分存储器(306)的方式在滑动窗口的两个其它的部分中的后向方向上计算该路径量度；将所计算的量度应用到合成单元(314)；并计算解码结果。

说明书

发明领域

本发明涉及对卷积编码的代码字进行解码的方法和设备。

发明背景

在通信系统中用于数据传输的传输通道经常产生对数据传输的干扰。在所有类型的系统中都存在干扰，尤其是在无线通信系统中，传输路径以多种方式使传输的信号衰减和失真。在传输路径上产生的干扰一般由信号的多路传播、不同类型的衰减和反射以及在相同的传输路径上传输的信号产生。

为了降低干扰的影响，已经提供了各种不同的编码方法，这些编码方法的目的是变化信号不受干扰的影响并消除由在信号中的干扰所产生的误差。一种有效的编码的方法是卷积编码。在卷积编码中通过将要传输的码元与代码的多项式进行卷积来将由码元构成的要传输的信号编码成代码字。卷积码由编码率和编码多项式定义。编码率(k/n)是指编码码元的数量(n)与要编码的码元的数量(k)的关系。编码器通过以移位寄存器实施。编码的约束长度K通常指移位寄存器的长度。编码器可以看作具有2^K种状态的状态机。

在卷积编码的基础上，人们进一步研究出的一种编码方法是称为涡轮码(turbo code)的平行连接卷积码PCCC(parallel concatenatedconvolutional code)。形成PCCC码的一种方法是使用两个回归系统卷积编码器和交织器(interleaver)。卷积编码器可以是类似的或者不同的。所得的编码包括直接对应于在编码器的输入的码元的系统部分和形成平行卷积编码器的输出的两个寄偶校验部分。

因此接收器的功能是对编码信号进行解码，所编码的信号在传输路径上传播并通常受到多种方式的变形。一般通过与编码器的状态机对应的网格结构(trellis)对卷积码进行解码。网格结构表示编码器的状态和在具有所要求的代码字的状态之间的过渡。

因此解码器的目的是确定编码器从一个状态到另一个状态的连续状态，即过渡。为了确定在解码器中的过渡，使用说明不同的过渡的概率的分支量度(branch metrics)。分支量度与过渡的概率的对数成比例。因此，量度的总和对应于概率的总和。小的量度对应于较高的概率。

关于涡轮码，尤其是，应用迭代解码法，这种方法使用软位判定。软判定包括位判定和判定是正确的概率。这些方法通常基于通过码元起作用的公知的最大后验(maxium A Posteriori，MAP)算法。原始的MAP算法与涡轮编码一起例如公开在出版物Berrou，Glavieux，Thitimajshima：Near Shannon limit error-conrrecting coding：Turbo codes，Proc.IEEE Int.Conf.Commun.，Geneva，Switzerland，pp.1064-1070，1993中，在实际中在电信系统中这种算法实施较复杂。已经进一步研究出了称为MaxLogMap方法，这种方法描述在下面的出版物中，例如：S.S.Pietrobon S.A.Barbulescu，A Simplification of the Modified Bahl Decoding Algorithm forSystematic Convolutinal Codes，ISITA 1994，Sydney，NSW，pp.1073-1077，Nov 1994，和S.Benedetto，D.Divsalar，G.Montorsi，F.Pollara，Soft-Output Decoding Algorithms in IterativeDecoding of Turbo Codes，TDA Progress report pp.42-124，Feb15，1996。

使用MAP和MaLogMap涉及扩展的存储器需求。在迭代计算中，从在先的迭代到下一轮迭代中以非本征的加权系数的形式采集数据。为了计算加权系数，必须知道在网格结构中的所计算的前向和后向的路径量度的值。在两个方向中，基于在先的值计算路径量度的当前值，并沿接收的信号在相反的方向上进行这种计算。这意味着在一个方向行进的量度应该存储在存储器中以等待在相反的方向上所进行的计算。例如，如果原始的未编码的位的数量N＝5,000并且使用8个状态的编码，则可用的存储器的量应该是8*N，即4,000个单元，假设字宽度为16位，通过如今的技术实施的话对存储器的需求将是80kB，这个值较大。在此所使用的实例性的数值对应于新型的电信系统的参数。

通过使用称为滑动窗原理的技术可以降低存储需求。这里，例如，要前向计算的量度计算为连续的函数，而后向量度在要传输的接收信号上滑动的窗口内计算。这种方式带来的问题是在窗口的末端的问题(从前行计算的方向看)，而不知道要后向计算的量度的值。然而，通过十分公知的路径量度的特征消除了这种问题，根据这种方法，不管在开始使用的值如何，在已经计算了路径量度一会之后，数值收敛到正确的值。因此在开始必须执行“学习”周期的计算；换句话说，存在预热期，在这个预热期之后，找到正确的值。学习期的长度取决于代码的约束长度。十分公知的是如果学习期是代码的约束长度的大约5倍则可以实现良好的结果。

例如在上述的Benedetto等人的出版物中以及美国专利US5933462中公开了利用这种滑动窗口技术的方案。因此可以减小所要求的存储器的量。然而，在所公开的方案中仍然存在其它的缺陷。该方案要求相当复杂的控制系统和从其中可以同时读取几个存储器单位的多通道存储器元件。

发明概述

因此本发明的一个目的是实施用于对卷积代码进行有利地解码的方法的方法和设备。通过如下的方法实现这个目的：通过在代码字上的滑动的窗口对卷积编码的代码字进行解码，这种方法包括在滑动窗口中同时计算前向和后向路径量度并基于路径的量度在合成单元中计算解码结果。

根据本发明的方法，a)使用四部分的滑动窗口；b)在滑动窗口的第一部分中的前向方向上计算路径量度，并将该路径量度存储在一个四部分存储器中；c)以计算单元的输入来自该四部分存储器的方式在滑动窗口的两个其它的部分中的后向方向上计算该路径量度；d)将所计算的量度应用到合成单元，计算解码结果；e)将滑动窗口朝前移动一部分；以及f)重复步骤a)至e)。

本发明也涉及通过滑动窗口在代码字上对卷积编码的代码字进行解码的设备，这种设备包括存储代码字的第一存储器；计算前向和后向路径量度的第一、第二和第三计算装置；基于路径量度计算解码结果的合成单元；以及路径量度的临时存储的第二存储器元件。

在根据本发明的设备中，设置该第一计算装置以从第一存储器中读取代码字码元以计算在给定长度的四部分滑动窗口的第一部分中的前向方向上的路径量度并将该路径量度存储在第二存储器中；第二存储器的输出连接到第二和第三计算装置的输入；设置第二和第三计算装置以计算在滑动窗口的其它部分中的后向方向上的路径量度；第二和第三计算装置的输出和第二存储器的输出在功能上连接到合成单元的输入；以及该设备包括控制装置，设置该控制装置以将滑动窗口朝前移动一部分，直到达到代码字的末尾。

在附加权利要求中公开了本发明的优选的实施例。

因此滑动窗口应用在根据本发明的方案中。由于这个，所要求的存储器的量较小。在根据本发明的优选实施例的方案中，将滑动窗口划分为四部分并朝前移动四分之一步幅。所计算的前行路径量度存储在四部分存储器中，存储总是在相同的方向上进行，并且从四部分存储中读取后向路径量度的输入数据，并且也总是在相同的方向上进行，但是在与存储前行量度的方向相反的方向上进行。该方案首先将前行量度的计算应用到所接收的信号，并且仅在这之后计算后向量度。

就容易控制在存储器中写和读方面讲利用四部分窗口的方案比较可取，因为在窗口移动时不需要改变写和读的方向。另一重要的优点在于信号存储器不必是双端口存储器，因为在一轮采样中每采样仅读信号一次。在计算前行量度时可以完成它。后向计算量度单元读取由前行量度单元从辅助存储器中读取的数据。

附图概述

参考附图在优选的实施例中更加详细地描述本发明，在附图中：

附图1所示为可以应用根据本发明的方案的卷积编码器发射器和接收器的实例；

附图2a和2b所示为涡轮编码器和涡轮解码器的结构的实例；

附图3所示为根据本发明的优选实施例的解码器方案；以及

附图4所示为滑动窗口。

本发明的详细描述

参考附图1，首先研究可应用根据本发明的优选实施例的方案的发射器100和接收器102的实例。在附图1的实例中，发射器100和接收器102通过无线电信道104进行通信。发射器100包括数据源106，它可以是语音编码器或者某些其它的数据源。要传输的信号108从数据源的输出中接收，并将该信号应用到信道编码器110中，在这种情况下是卷积编码器，可取的是涡轮编码器。编码的码元112应用到调制器114，在调制器中以公知的方式对信号进行调制。将经调制的信号应用到射频部分116，在射频部分116中放大它并通过天线118将它发送到无线电信道104。

在无线电信道104中，信号受干扰的影响并且也受其它的某些噪声的影响。接收器102包括天线120，通过天线120它接收信号，并通过射频部分122将该信号施加到解调器124。经解调的信号施加到信道解码器126，在信道解码器126中根据本发明的优选实施例对它进行解码。从该解码器中将经解码的信号128进一步施加到接收器的其它部分中。

附图2a所示为典型的涡轮编码器的结构。该编码器包括两个编码器200和203和交织器(interleaver)204。要编码的信号108施加到该编码器的输出中。这个分量称为代码的系统部S。还将要编码的信号施加到第一编码器A200和交织器204。将交织的信号施加到第二编码器B202中。第一编码器的输出信号P1和第二编码器的输出信号P2都称为代码的奇偶(parity)部。编码器A和B可以类似或者可以不同。它们的结构与已有技术一致。

附图2B所示为带有1/3代码的典型的涡轮编码器的一般结构。代码的系统部S_k和奇偶部P1_k和P2_k输入到解码器作为输入。解码器包括两个解码器单元，即第一单元A210和第二单元B212。来自前一轮的迭代的代码的系统部S_k和奇偶部P1_k和非本征加权系数E_k输入到第一单元作为输入。加权系数通过交织器214从第二单元B212的输出中输入。在第一单元A210的输出中，存在新的非本征加权系数E_k和输出A，通过交织器216将该系数E_k施加到第二单元212中作为输入，并且如果需要的话输出A包括施加到接收器的其它部分中的软判定。通过交织器218的代码的系统部S_k和奇偶部P2_k也输入到第二单元B作为输入。该单元的输出由通过去交织器214施加到第一单元210的新的非本征加权系数E_k和包括软判定的输出B形成，如果需要的话，该输出B施加到接收器的其它部分中。

在实际中，交织器216和218通常以一个交织器实施。解码器也可以平行设置。在这种情况下，解码器单元210和212可以通过平行解码器实施。

在解码器单元中执行的MaxLogMap计算包括三个主要部分：路径量度的前行计算、路径量度的后行计算和前向和后向计算的路径量度的组合以便计算新的非本征加权系数和软判定。新的非本征系数应用到下一轮迭代中以起输入参数的作用，硬位判定由软判定的符号组成。

现在让我们研究解码器操作的实例。应该注意的是，对于在本领域中的普通技术人员来说，显然的是，所给出的算术操作仅代表实施所需的计算的一种方式。根据本发明的方案也可以应用到其它的解码计算方法中。例如，可以使用不同的校正条件。我们考虑在时间k时α_k(s)涡轮代码编码器的状态的路径量度，k＝0，1，2，…，N，这里N表示未编码的(原始的)数据块的长度，可能的状态为s＝0，1，2，3，4，5，和7。根据编码方法，编码器的初始状态要么在接收器中是已知的，要么必须估计。在本实例中，假设初始状态是已知的，它是s＝0。在此，在网格结构中的前行路径量度计算可以按照如下方式开始：

对于每种状态s＝1，2，3，4，5，6，7，α₀(0)＝10000，而α₀(s)＝-α₀(0)。

在编码器的状态之间和在时间k的状态s′和时间k+1的状态s之间的所允许的过渡状态的分支量度表示为γ_k(s′，s)，在一个奇偶的情况下结合MaxLogMap可以如下给出数值：

γ_k(s′，s)＝(x_k(S_k+E_k)+y_kP_k)/2，

这里，如果由零位造成在状态s′和s之间的状态过渡，则x_k＝1，而如果一位造成在状态s′和s之间的状态过渡，则x_k＝0。因此，如果在状态s′和s之间的奇偶位是具有0的值的位(“零位”)，则y_k＝1，而如果在状态s′和s之间的奇偶位是具有1的值的位(“一位”)，则y_k＝-1。S_k表示涡轮代码的系统部的接收的数值，这个值相对于时间可以是交织的或直接顺序，取决于解码的阶段；E_k是指非本征加权系数的数值，这个值也可以是交织的或直接顺序；P_k是其顺序是要解码的代码的奇偶部，总是以直接顺序读取P_k。在此还假设所讨论的调制将零位映射成值1，一位映射成值-1。

通过下面的公式计算前行的路径量度

α_k+1(s)＝max(α_k(s′)+γ_k(s′，s))，在k＝0，1，2，…N-1时。

即选择路径量度的值α_k+1(s)以等于从允许前向过渡到时间k+1的状态s的时间k的那些状态s′中输入在时间k+1状态s的最大的路径量度，所允许的状态过渡由所使用的代码确定。

如下计算后行路径量度β_k(s′)：

β_N(0)＝10000和β_N(s)＝-β_N(0)，在s＝1，2，3，4，5，6和7时；

和

β_k(s′)＝max(β_k+1(s)+γ_k(s′，s))，在k＝N-1，N-2，...，1，0时。

在此，同样地，但是后向的，选择路径量度的值β_k(s)以等于从允许后向过渡到时间k的状态s′的时间k+1的那些状态s中输入在时间k状态s′的最大的路径量度。

编码器的分支量度γ_k(s′，s)奇偶部表示为λ_k(s′，s)，λ_k(s′，s)＝(y_kP_k)/2。

这里，如果在时间k的状态s′和时间k+1的状态s之间所允许的状态过渡的奇偶位为零位，则y_k＝1，如果所述的奇偶位为一位则y_k＝-1。

通过下面的公式计算用于零位的时间k时的加权系数O_k：

O_k＝max(α_k(s′)+λ_k(s′，s)+β_k+1(s))，在k＝0，1，2，…N-1时。

这里选择最大的和作为在对应于在时间k的状态s′和时间k+1的状态s之间的零位所带来的状态过渡的所有和之外的加权系数O_k。因此，通过下面的公式计算在时间k时的零位的加权系数Y_k：

Y_k＝max(α_k(s′)+λ_k(s′，s)+β_k+1(s))，在k＝0，1，2，…N-1时。

这里选择最大的和作为在对应于在时间k的状态s′和时间k+1的状态s之间的一位所带来的状态过渡的所有和之外的加权系数Y_k。

通过下面的公式计算在时间k时新的非本征加权系数uE_k：

uE_k＝O_k-Y_k，

并且通过公式B_k＝S_k+E_k+uE_k计算软判定的加权系数B_k，

这里E_k是在先一轮的非本征加权系数。如果B_k等于或大于零，则将零位设定为所接收的位，在其它的情况下设定为一位。和(S_k+E_k)称为非本征加权系数，而将新的非本征加权系数uE_k设定为下一轮解码的输入参数。

附图3所示为根据本发明的优选实施例的解码器方案。将要解码的信号300施加到第一存储器元件中，即输入缓冲器302。该信号包括如前文所述的系统部S和奇偶部P1和P2。在前向中，计算路径量度的单元304从缓冲器中读取数据。该单元将数据存储在第二存储器单元306中。存储器元件306具有四个部分，这四个部分的使用将在下面描述。解码器包括执行路径量度的后向计算的两个其它的计算单元308，310。这些计算单元的输入连接到第二存储器元件306，从第二存储器元件中它们读取单元304已经处理的数据，这将会在下文中描述。计算单元308，310的输出连接到多路复用器312。解码器进一步包括合成单元314，该合成单元314基于软判定的路径量度、硬判定和新的非本征加权系数为下一轮迭代进行计算。合成单元的输入由来自第二存储器元件和多路复用器的输出构成。解码器也包括控制逻辑316，该控制逻辑316控制不同的部分的操作，比如使用第二存储器元件306和多路复用器以使计算单元308，310的输出依次施加到合成单元。还可以以不使用多路复用器的其它方式实施连接。

现在考虑根据本发明的优选实施例的方案，这个方案根据附图2b和3在解码器单元中执行解码，该解码器包括执行路径量度的前向计算的计算单元(F)304、执行路径量度的后向计算的两个计算单元(B1，B2)308，310、合成单元(S)314和四组存储器元件(M0，M1，M2和M3)306。在本实例中假设所使用的滑动窗口的长度是128，并且学习期的长度是32。然而，该方案并不限于这些值，这对于本领域的普通技术人员是显然的。

在滑动窗口的开始时前向计算单元连续地执行计算，而同时，一个后向计算单元依次执行学习期，即预热期，而另一个执行有用的计算。后向计算单元使用在存储器元件中的值作为它们的输入。存储器元件的读取方向总是保持相同。

该方法如附图4所示。该附图所示为滑动窗口400，如前文所述在本实例中该滑动窗口的长度为128。将滑动窗口划分为四部分402至408，每部分的长度为32。在滑动窗口的第一部分402中，在前向方向上即从左至右执行计算。从第一存储器中读取数据，将所得的数据存储在第二存储器的部分M0至M4中的一个中。在第二窗口404中，计算单元执行学习期，从第二存储器的部分M0至M4中的一个中读取数据。这种计算从右至左进行。在窗口的第三部分406中没有动作，而在第四部分中，执行实际的计算，从第二存储器的部分M0至M4中的一部分中读取数据。这种计算也从右至左地进行。下文将更加详细地描述使用存储器的不同部分。最后，滑动窗口朝右移动四分之一步幅。

根据所讨论的一轮以直接或交织的顺序读取在在先一轮中计算的系统采样Sk和非本征加权系数Ek。作为对比，奇偶采样总是以直接顺序但从对应于涡轮码的两个分量代码的两个不同的奇偶数据存储器达到。在串联的实施方式中，一个奇偶存储器在一轮中使用，另一奇偶存储器接着在下一轮中使用。在以平行的解码器实施的方案中，两个解码器总是使用相同的奇偶部分，因此两种奇偶都表示为P_k。

路径量度的前行计算单元(F)304根据控制单元的控制读取它的输入数据并在代码的允许的状态过渡之后计算路径量度。路径量度的数值和其它的数据被导向在第二存储器元件的四部分M0，M1，M2和M3中的一部分中。在每个特定的时间k上，根据时间k如下确定要使用的存储器的部分：

所使用的第二存储器的部分的编号是(k div 32)模4((k div32)modulo 4)。

在此，a div b是指商a/b的整数部分。在时间k上存储输出记录的第二存储器的这部分的单元的数是k模32(k modulo 32)。

一个存储器单元包括如下的信息：前行路径量度、非本征加权系数、奇偶的数值和检索非本征加权系数的存储器单位的地址：

α_k(0)，α_k(1)，α_k(2)，α_k(3)，α_k(4)，α_k(5)，α_k(6)，α_k(7)(路径量度)

(S_k+E_k)(非本征加权系数(所计算的和))

P_k(奇偶)

索引(交织器的k或第k元件)

在路径量度的前行计算的同时，路径量度的第二后行计算单元执行学习期。如果(k div 32)为偶数，则通过B1 308执行学习期，而如果为奇数值，则通过B2 310执行学习期。执行学习期的后行计算从该存储器单位31-(k模32)第二存储器的部分编号((k div 32)+3)模4中读取它的输入数据。

不利用在学习期的过程中已经计算的后行路径量度值，但该目的是存储对应于用作该路径量度的正确值的估计的周期的最后的索引的路径量度值。这可以以例如这个方式实施以使路径量度的使用在最后的数值上开始。

此外，与在先的功能同时地，路径量度的第二后行计算从该该存储器单位31-(k模32)第二存储器的部分编号((k div 32)+1)模4中读取它的输入数据，并将与在上述的存储器单位中的前行路径量度的数值和其它的数据同时后行计算的当前的路径量度进一步发送到单元(S)，并通过输入数据计算新的后行路径量度，其中如果(k模32)是奇数则为B1，如果为偶数则为B2。合成单元(S)314计算新的非本征加权系数并将它存储在存储器中的在单位索引中以用于下一轮，从该单位中可以检索对应的在先非本征加权系数。单元(S)也计算软判定的加权系数，该软判定的符号确定了该轮的硬判定。

在编号((k div 32)+2)模4的第二存储器的部分中没有动作，并且存储器组的使用在每32的周期之后改变。对于学习期，除了在不需要习期的数据块的末端以外，将所有的后行路径量度例如初始化为等于零，因为假设编码器在零状态下完成，因此比其它的量度更加强调零状态量度。关于称为循环网格结构(cycle trellis)的终止，在数据块的结尾也执行学习期。

在每64的周期之后再次初始化后行路径量度的计算，由此在下一32个采样中它处于预热模式中，换句话说，它执行学习期，在该学习期之后，它开始产生可用于新的非本征加权系数、软判定或硬判定的计算的数据。

在开始的情况下，第一有用的学习期在时间k＝64时开始，学习期的下一开始时间是k＝64+n*32，n＝0，1，2，3，…，单元B1在时间k＝(n+1)*64时开始学习期，单元B2在时间k＝(n+1)*64+32时开始学习期。

    状态    M0    M1    M2    M3    00    F    B2    B1_CS    01    B2_CS    F    B1    10    B1_CS    F    B2    11    B1    B2_CS    F

表1

上表1所示为在解码的过程中通过状态机使用第二存储器的部分。左列所示为二进制的形式的状态机的不同的状态。上述的状态由如下的等式确定：

状态＝(k div 32)模4列M0，M1，M2和M3包含关于在特定的时间上计算单元处理第二存储器的那部分的信息。计算前向的路径量度的计算单元F存储在该第二存储器中，计算后向路径量度的计算单元从第二存储器中读取。

在状态00中前向计算的单元存储在第二存储器的部分M0中。后向计算单元B2从部分M1中读取数据并执行有用的计算。在第二存储器的部分M2中没有动作。后向计算单元B1从部分M3中读取数据并处于预热阶段(B1_CS)。

在状态01的前向计算单元存储在第二存储器的部分M1中。后向计算单元B2从部分M0中读取数据并处于预热阶段(B2_CS)。后向计算单元B1从部分M2中读取数据并执行有用的计算。在第二存储器的部分M3中不存在动作。

在状态10的前向计算单元存储在第二存储器的部分M2中。后向计算单元B1从部分M1中读取数据并处于预热阶段。后向计算单元B2从部分M3中读取数据并执行有用的计算。在第二存储器的部分M0中不存在动作。

在状态11的前向计算单元存储在第二存储器的部分M3中。后向计算单元B1从部分M0中读取数据并执行有用的计算。在第二存储器的部分M1中不存在动作。后向计算单元B2从部分M2中读取数据并处于预热阶段。

在研究一般情况的实例时，四分之一的窗口的长度由L表示，学习期的长度由W表示。可以有不同的长度，例如L＝2*W，由此该存储器的部分的大小加倍但要执行的学习期的数量降低。然而，L W。就实施方面讲，2的幂比较可取，因为所要求的控制信息的计算简单，例如L＝W＝32或者L＝64和W＝32。

因此，作如下标记：

L＝四分之一的窗口的长度

W＝学习期的长度

N＝要解码的位数，k＝0，1，2，…，N-1

将前行路径量度与其它的数据一起写在应用地址k模L的第二存储器部分编号(k div L)模4的记录中。

在(k div L)为偶数时学习期总是通过B1执行，并且在k＝(n+1)*2*L+L-W(这里n＝0，1，2，…)时B1开始学习期。用于学习期的第二存储器的部分是(k div L+3)模4和地址L-1-(k模L)。

因此，在(k div L)为奇数时学习期总是通过B2执行，并且在k＝(n+1)*2*L+2*L-W(这里n＝0，1，2，…)时B2开始学习期。

在(k div L)为奇数时通过B1产生有用的后行路径量度，相对应地在(k div L)为偶数时通过B1产生。在有用的周期中使用的第二存储器的部分是(k div L+1)模4和地址L-1-(k模L)。

在要解码的码元完了(run out)时，根据编码使用的终止，解码必须以受控的方式停止。举例，在L＝W＝32的情况下可以设想常规的终止的停止。发生这种停止以使在k＝N时前向计算单元停止它的操作，但后行单元仍然继续他们的操作，直到k＝K＝N+31-[(N-1)模32]。在这之后，另一后行单元例如B1跳到单位N-1，最有利于代码状态的零的路径量度设定为后向计算的量度的初始值。单元B2断开。接着，单元B1开始从第二存储器的部分t＝((N-1)div32)模4)中后向计算量度，继续到第二存储器的部分(t+3)模4中，最后继续到(t+2)模4。例如，如果t＝00，则要使用的第二存储器的部分是M0，M3和M2。如果块的长度小于65，则停止顺序总是M1和M0，或者仅是M0。在停止的过程中从第二存储器的每个部分中以递减的顺序读取存储器单元。

关于称为循环终止的终止如上发生，除了将在状态01中的块的开始学习期给出的初始值设定为B1的初始值。在循环终止中，在所述开始处比在常规终止必须多一个学习期。

在根本不存在终止时，关于常规终止发生停止，但均等地有利于所有路径量度的值设定为B1的初始值。

虽然参考根据附图的实例已经描述了本发明，但是显然的是本发明并不限于这些实例，而是在以所附加的权利要求所限定的本发明的精神内可以作出多种修改。