输出时基校正器

摘要

一种输出时基校正器,将正交抽样视频(VS)转换为具有在时钟信号(CLK)的时钟瞬时(TC)产生的异步采样值的异步抽样视频(VOS)。该异步抽样视频(VOS)显示在显示设备(DD)的显示屏上。时间离散锁相环(PLL)的离散时间振荡器(DTO)提供一个时基信号(OS)。时间离散锁相环(PLL)确定时基信号(OS)和表示显示设备(DD)的行偏转的定时的基准瞬时(FB)之间的相位差(PE),以得到锁定到基准瞬时(FB)的时基信号(OS)。时基信号(OS)控制采样率转换器(SRC)以便使用采样率转换器SRC从正交抽样视频VS内插在时钟瞬时TC产生的异步视频值VOS,这样在显示屏的正确位置显示视频信号。在根据本发明的输出时基校正器中,通过从一个并且同一个时钟发生器OSC产生的时钟信号CLK钟控所有电路。

说明书

本发明涉及一种如权利要求1的前序部分定义的输出时基校正器，以及一种包括如权利要求8的前序部分定义的输出时基校正器的显示设备。本发明还涉及一种如权利要求7的前序部分定义的输出时基校正方法。

美国专利US-A-5,150,201公开了一种数字电视信号处理电路，该电路具有一个模拟—数字转换器(以下称为A/D转换器)，彩色信号解码器、由锁相环(以下称为PLL)控制的偏斜滤波器、信号处理器、由时钟-相位移相器控制的双口存储器，和一个数字—模拟转换器(以下称为D/A转换器)。

A/D转换器将数字化视频信号加给彩色信号解码器。彩色信号解码器将两个色差信号和一个亮度信号提供给偏斜滤波器。PLL接收以数字化视频信号形式出现的同步信号，并将一个控制信号加给偏斜滤波器。偏斜滤波器将正交抽样输入视频信号提供给信号处理器以便于简单的视频处理，例如，滤波。信号处理器将正交抽样输出视频信号提供给双口存储器。双口存储器将延迟的输出视频信号提供给D/A转换器以获得提供给显示设备的模拟视频信号。A/D转换器、彩色信号解码器、偏斜滤波器和双口存储器的一个输入部分通过相同的第一时钟信号同步。

时钟-相位移相器接收第一时钟信号和表示显示设备的行偏转的定时的行回扫描信号以将第二时钟信号提供给双口存储器的输出部分和D/A转换器。通过时钟-相位移相器从第一时钟信号得到第二时钟。在这样的时钟-相位移相器、第一时钟信号进入一系列的延迟级，这些延迟级的全部延迟大约等于第一时钟信号的周期。全部延迟级的抽头连接到相关的使用行回扫描信号锁定的锁定级。从锁定级得到所存储的相位值作为对第一时钟信号延迟所需的延迟级数目具体化的温度计代码。

双-口存储器将正交抽样(使用第一时钟信号)输出视频信号转换为与第二时钟信号同步的延迟输出视频抽样。该延迟是受回扫信号控制的。

需要两个时钟是已有技术的一个缺陷。尽管这两个时钟具有相同的频率，相位也动态地变化，由此产生干扰。已有技术的另一个缺陷是时钟-相位移相器是一个特别专用的模拟电路，其设计与IC处理有关。另外，由于模拟延迟随温度、所提供的电压和处理进程变化，所以需要延迟的校准。由于两个异步时钟，必须使用模拟器进行已有技术电路的模拟，这一过程比较复杂。

本发明的目的是提供一种消除已有技术缺陷的输出时基校正器。

为此目的，本发明的第一方面提供一种如权利要求1定义的输出时基校正器。本发明的第二方面提供一种如权利要求7定义的输出时基校正方法。本发明的第三方面提供一种具有如权利要求8定义的输出时基校正器的显示设备。在从属权利要求定义了本发明的具有优越性的那些实施例。

输出时基校正器接收正交抽样视频信号。可以通过时间-离散视频处理器产生正交视频采样。该视频处理器接收并提供正交抽样视频采样以便于更容易地处理(例如，一或多维滤波)视频处理器中的视频采样。输出时基校正器包括时间离散采样率转换器，该时间离散样率转换器接收正交抽样视频采样并被一控制信号控制以便将异步抽样视频采样经D/A转换器提供给显示设备。时间离散视频处理器采样率转换器，和D/A转换器通过一时钟信号同步，该时钟信号表示时钟瞬时并由一个并且同一个时钟发生器产生。该时钟发生器可以使用一个晶体产生一个具有非常稳定频率的时钟信号。

时间离散锁相环的离散时间振荡器产生采样率转换器的控制信号作为一个时基信号，该时基信号被锁定到与显示设备的光栅扫描显示屏上的行位置相关的基准瞬时上。该基准瞬时可以是行偏转电路中出现的行回扫描脉冲，行偏转电路通过围绕阴极射线管的偏转线圈产生行偏转电流。

根据本发明的输出时基校正器将正交抽样视频转换为行锁定视频，在低通滤波之后，将行锁定视频锁定到基准瞬时。在根据本发明的输出时基校正器，使用未锁定到基准瞬时的时钟信号同步正交抽样视频。这就是行锁定视频也称为异步抽样视频采样的原因。由采样率转换器从正交抽样视频中必须内插在时钟信号的时钟瞬时出现的采样值。因此，时间离散锁相环以使视频值出现在显示屏的正确位置的方式控制采样率转换器。

在根据本发明的输出时基校正器，通过从一个并且同一个时钟信号发生器原始产生的时钟信号钟控所有电路。原则上，该时钟信号发生器产生一个时钟信号。然而，有可能将时钟频率提供给输出时基校正器的不同电路，这些时钟频率互为整数倍并且全部具有相同的相位。由于时钟相位不同而不会出现干扰，其中不涉及模拟电路，而可以使用数字模拟器模拟该电路。

在如权利要求2定义的实施例，一个波形发生器接收时基信号以便将控制信号提供给采样率转换器。该控制信号为按照一要求的波形而采用的时基信号。选择该波形以补偿显示屏上的电子束的非-恒定的偏转率。如果不采用在偏转电路进行昂贵的测试(例如，东-西校正，或当忽略线性线圈时)以得到跨越整个屏幕的恒定的偏转率，就出现非恒定的偏转率。以这种方式，通过廉价和可靠的信号处理校正偏转中的缺陷。

在如权利要求3定义的实施例中，离散时间振荡器在每个时钟瞬时积分一个递增值以产生一个在预定时间周期之后的一个确定的开始值重新启动的周期性的时间离散锯齿信号。根据所选择的基准值和基准瞬时的一个时基信号值之间的差值，通过控制周期性时基信号的预定时间周期将时基信号锁定到基准瞬时。在已确定基准瞬时的差值之后的确定开始值(或预置值)重新启动时基信号。通过修改增加值或回扫描值控制时基信号的重复周期。该回扫描值为时基信号的确定周期内的时基信号的最后采样值和一个随后周期的预置值之间的差值。产生具有子-时钟准确性的回扫描值。在申请人的还未公开的专利申请PHN16,696中描述这样的一个离散时间振荡器，本文将其引入作为参照。

在如权利要求4定义的实施例中，离散时间振荡器在时钟瞬时产生振荡值(时基信号)。通过每个时钟瞬时的固定增量增加振荡值。通过回扫描值控制锯齿形时基的周期。波形发生器通过将每个多项式子项与一个相应的系数相乘从所选择的有限数量的系数产生多项式波形。例如，波形发生器可以产生一个二维二次齿条波形。通过用乘法器替换积分器使该波形发生器具有简单的结构，这是可能的，因为离散时间振荡器具有固定的增量并由其回扫描高度或预置值控制。每个积分器接收一个积分开始值和一个积分器递增量值，并且通过所选择的系数确定这两个值。

如权利要求5定义的实施例具有这样的优点，即，由波形发生器产生的波形被准确地锁定到离散时间振荡器。积分器的开始值和递增量值与时基的子-时钟位置有关。

通过参照附图阐明本发明，本发明的这些和其他方面将显而易见。

在附图中；

图1表示根据本发明的输出时基校正器的方框图；

图2表示图1的时间-离散锁相环的实施例的方框图；

图3表示用于图2的时间-离散锁相环的相位检测器PD的实施例的方框图；

图4表示通过离散时间振荡器的实施例产生的时基信号；

图5A示意性地示出一个显示屏几何失真的实例，而图5B示意性地示出根据本发明使用视频内插进行几何内插；

图6表示根据本发明的实施例由波形发生器产生的时基信号和波形；

图7表示根据本发明实施例的二维多项式波形发生器的方框图；

图8表示根据本发明实施例水平二次齿条波形发生器的实施例，和

图9表示根据本发明产生用于图8的样条波形发生器的积分器的积分初始值的电路的实施例。

图1表示根据本发明的输出时基校正器的方框图。

时钟发生器OSC产生一个包括时钟脉冲的周期性时钟信号CLK，时钟脉冲表示具有固定重复频率的时钟瞬时TC，该重复频率既不锁定到接收视频信号VI的行同步信号的重复频率，也不锁定到显示设备DD的行偏转的重复频率。

时间离散视频信号处理器SP接收正交抽样输入视频采样VI和时钟信号CLK以提供正交抽样视频采样VS。视频采样VS在时钟瞬时TC出现。正交抽样表示视频采样VS为正交抽样栅格上的离散位置的函数，并且通过相同数目的采样表示每个视频行，与异步时钟瞬时TC无关，这样，事实上，将视频采样VS锁定到输入视频信号VI的行同步信号的重复频率。在已有技术US-A-5,150,201公开了一种产生正交视频采样的实施例，本文将其引作参考。在已有技术中，数字锁相环(为已有技术，图1中的PLL)比较数字振荡器信号和数字视频信号所包括的行同步信号的相位。相位差控制视频通路中的一个偏斜滤波器和一个延迟设备。

根据本发明的时间离散信号转换器SC包括一个时间离散采样率转换器SRC，该时间离散采样率转换器SRC接收正交抽样视频采样VS并由控制信号CS控制以便向显示设备DD提供异步抽样视频采样VOS。

控制电路CC包括产生时基信号OS的时间离散锁相环PLL(也参看图2)，该时基信号OS锁定到与显示设备DD的光栅扫描显示屏的行频率有关的基准信息FB。时基信号OS为锁相环PLL的离散时间振荡器DTO的输出信号。时基信号OS也称为振荡器信号OS。如果需要几何预校正，控制电路CC进一步包括一个波形发生器WG，波形发生器WG根据一个预定波形修改时基信号OS。在这种情况下，波形发生器WG将控制信号CS提供给时间离散采样率转换器SRC。如果显示设备DD包括一个显象管偏转线圈装置TCC(参看图5A)，该显象管偏转线圈装置TCC使通过显象管屏幕的电子束的扫描率不恒定，并且如果还未实现用于获得恒定扫描率的行偏转电路中通常使用的校正，就需要几何预校正。使用采样率转换器SRC通过控制正交采抽视频信号VS的延迟得到几何预校正，以便能够消除屏幕上的几何失真。如果不需要几何预校正或缩放就提供时基信号OS作为控制信号CS。

通过时钟信号CLK还钟控时间离散信号转换器SC和控制电路CC。

根据本发明的输出时基校正器使用时钟信号CLK的时钟瞬时TC出现的异步采样值将正交抽样视频VS转换为异步抽样视频VOS。通过采样率转换器SRC从正交采样值VS内插异步采样值VOS。时间离散锁相环PLL响应相位差PE控制采样率转换器SRC，相位差PE为基准电平和时基信号OS位于基准瞬时FB的值OVE之间的差值。也有可能根据基准瞬时FB和时钟瞬时TC之间的相位差控制采样率转换器SRC的子时钟位置。

US-A-5,280,352公开了由时间离散锁相环控制的输入采样率转换器(校正存储器和内插器/抽取器)。输入采样率转换器和锁相环通过同一时钟信号同步。锁相环确定在采样率转换器的输出的重复抽样同步脉冲和从时钟信号产生的基准脉冲之间的相位差。通过以使采样率转换器输出与基准脉冲同步的方式控制采样率转换器，输入采样率转换器将具有未锁定到系统时钟的时钟光栅的输入图象信号转换为从系统时钟得到的基准水平同步光栅。这样变换的图象信号就出现在由基准水平同步信号定义的正交光栅上。这样的输入采样率转换器根据本发明从输出时基校正器产生输入信号。相反，根据本发明的一方面，离散锁相环PLL以使正交抽样光栅上的输入视频信号转换为从显示设备DD的行频率得到的抽样光栅的方式控制输出采样率转换器SRC。或者，换言之，尽管显示设备DD的行频率未锁定到时钟信号CLK，在采样率转换器SRC以使视频信号被正确显示在显示设备DD的方式内插视频信号。在本发明中，基准瞬时FB相对于时钟瞬时TC异步出现，而在已有技术中，同步基准被固有地锁定到时钟瞬时。

图2表示图1的时间-离散锁相环PLL的实施例的方框图。

A/D转换器ADC接收周期性出现的模拟基准瞬时FB和时钟瞬时TC以向计算单元CAL提供时间离散同步信号TDS。模拟基准瞬时FB可以由基准脉冲的边缘越过基准电平的瞬时(例如，限幅行回扫描脉冲越过其中值电平的瞬时)定义。模拟基准瞬时FB以下被称作基准瞬时FB。A/D转换器ADC和计算单元CAL作为同步位置检测器P的一部分。

从在此引作参考的已有技术US-A-5,181,115可以看出，时间离散同步瞬时SI可以通过在出现基准脉冲的边缘期间内插时间离散同步信号TDS的时间离散值确定。同步位置检测器P提供时间离散同步瞬时SI作为表示具有子时钟周期准确性的基准瞬时FB的位置的数字字。

离散时间振荡器DTO包括积分器ACC和控制单元CU。积分器ACC提供表示时钟信号CLK的时钟瞬时TC时的离散振荡器值OV的周期性振荡器信号OS。在这种情况下，振荡器信号OS为通过相加每个时钟周期TC期间的增量值INC得到的数字阶梯。控制单元CU向积分器ACC提供一个回扫描值FBH以控制在一个随后周期内振荡器信号OS的初始值。该初始值根据控制信号SCS得到振荡器信号OS和基准瞬时FB之间的相位锁定。增量值INC具有一个预定的固定值。

抽样器SA1在与基准瞬时FB有关的一个时钟瞬时TC1抽样振荡器信号OS的值OV1。定时控制单元TCU接收时间离散同步信号TDS以提供时钟瞬时TC1。抽样器SA1可以是一个D型寄存器，该D型寄存器接收数据输入端的振荡器信号OS，和作为一个相应的加载使能输入的边缘的时钟瞬时。如果使用一个微处理机，就可以将值OV1存储在一个存储器中。

相位检测器PD使用抽样值OV1、同步瞬时SI和递量值INC估算振荡器信号OS和基准瞬时FB之间的相位误差PE。相位检测器PD计算相位误差PE如下：

PE＝REF-OV1-δ*INC其中

REF是基准值，

OV1是抽样值，

INC是递增量值，和

δ是测定一个时钟周期内的基准瞬时FB的位置的系数。如果由一个数字字表示时间离散同步瞬时SI，系数δ可以由确定两个连续时钟瞬时TC之间的小数部分的最低有效位表示。

使用递增量值INC，进而使用振荡器信号OS的斜率估算相位误差PE。也有可能从抽样值OV1减去基准值REF并与系数δ与增量值INC的乘积相加。也可以确定增量值INC作为抽样值OV1和在进一步的时钟瞬时TC2抽样的振荡器信号OS的进一步的抽样值OV2之间的差。例如，可以在基准瞬时FB之后的第一时钟瞬时TC1抽样第一值OV1。在这种情况下，第二值可以为恰好在基准瞬时FB前面的一时钟瞬时的抽样值。对于本发明抽样时钟瞬时TC1和TC2的选择并不重要。如果这些抽样时钟瞬时TC1和TC2也用于内插同步瞬时SI，则重要的是选择两个时钟瞬时TC1和TC2使其发生在基准脉冲FB的同一边缘期间。

可选数字环滤波器LF滤波相位误差PE以便向离散时间振荡器DTO提供控制信号SCS。

参照图3将描述相位检测器PD的一实施例。

根据本发明的时间离散锁相环的操作在图4描述中将显而易见。在申请人未公开的专利申请PHN16,696中详细描述了这样的一个时间离散锁相环。

图3表示用于根据本发明的时间离散锁相环PLL的相位检测器PD的一实施例的方框图。相位检测器PD包括第一减法器SB1、乘法器MP和第二减法器SB2。第一减法器SB1从基准值REF减去抽样值OV1以提供粗相位误差CPE。粗相位误差CPE为基准瞬时FB和周期性振荡器信号OS之间的实际相位误差的粗略表示，因为使用在时钟瞬时TC1发生的振荡器信号OS的值OV1，时钟瞬时TC1仅接近于基准瞬时FB。乘法器MP将递增量值INC与小数δ相乘以得到乘出的差值MD。小数δ用于测定基准瞬时FB相对于时钟瞬时TC的位置。小数δ可以将基准瞬时FB或同步瞬时SI的位置表示为该周期在两个时钟瞬时TC1，TC2之间的时间中的百分比。例如，如果时钟瞬时TC1在时钟瞬时TC2之前发生，则δ＝20％或δ＝0.2表示基准瞬时FB在瞬时TC1+0.2*(TC2-TC1)发生。第二减法器SB2从粗相位误差CPE减去乘出的差值MD以得到相位误差PE。结果是，相位误差PE可以表示为

PE＝REF-OV1-δ*INC事实上，相位误差PE为基准值REF和发生在基准瞬时FB的振荡器信号OS的内插值OVE(看图4)之间的差。有可能以几种其他的方式定义小数δ。

图4表示由离散时间振荡器DTO的实施例产生的振荡器信号OS。振荡器信号OS包括时钟瞬时TC的离散值OV。周期性振荡器信号OS的周期在为第一值ST1的t1开始。通过将固定递增量值INC与前一个振荡器信号OS的值相加得到下一个振荡器信号OS的值。下一个振荡器信号的周期在为预置值ST2的t2开始。在图4中，为清楚起见，一个振荡器信号OS周期内的时钟瞬时TC的数量保持较少。让我们假定在分别具有值OV1和OV2的振荡器信号的时钟瞬时TC1和TC2之间发生基准瞬时FB。基准电平REF在基准瞬时FB应发生的瞬时TP越过贯穿振荡器值OV的直线。通过以这样的方式，即，在稳定情况下，瞬时TP与基准瞬时FB一致，控制回扫描值FBH或增量值INC将振荡器信号OS锁定到基准瞬时FB。然而，如图4所示，振荡器信号OS落后基准瞬时FB并检测到相位误差PE。相位误差PE实际表示基准瞬时FB和瞬时TP之间的时间差。通过从基准脉冲的采样值内插的时间离散同步瞬时SI由子时钟准确度表示基准瞬时FB。可以计算相位误差PE作为振荡器信号OS在基准瞬时FB的内插值OVE和基准值REF之间的差。

根据相位误差PF计算振荡器信号OS的回扫描高度FBH。在所示情况，同步瞬时出现较早并且回扫描高度FBH将降低，导致预置值ST2具有比第一值ST1高的值。也有可能直接计算预置值ST2。可以以使下一个相位误差PE周期精确为零的方式计算回扫描高度FBH或预置值ST2。也可以，例如，使用(比例和积分)PI滤波器，首先滤波相位误差PE。在出现振荡器信号OS的第二值OV2之后，需要一些时间确定相位误差PE和回扫描高度FBH或预置值ST2。因此，实际上，在下一个振荡器信号OS周期开始之前持续几个时钟周期。

使用振荡器信号OS直接或经过波形发生器WG控制采样率转换器SRC，其中振荡器信号OS将一个像素位置描述为时间的函数。为已提供视频信号位置的每个瞬时(也处于两个连续时钟瞬时TC之间)确定振荡器信号OS的值OV。例如，振荡器信号的OV值7.3表示根据所定义的算法从环绕输入视频值必须内插所提供的视频采样值。在时钟瞬时TC的整数值时出现输入视频值。振荡器值OV的整数部分确定输入视频采样必须提供给采样率转换器SRC。振荡器值OV的小数部分控制一个在零和一个时钟周期之间执行子时钟周期延迟的可变延迟滤波。可以使用一个存储器以存储提供给可变延迟滤波器的输入视频采样。

US-A-5,280,352描述了一个包括这样的存储器和可变延迟滤波器的采样率转换器的详细的实例，作为校正存储器和内插器/抽取器的组合，本文将其引作参考。

在申请人的EP-A-660514和EP-A-576081公开一种作为可变相位延迟滤波器或非-整数延迟电路的“理想的”内插滤波器的简单和廉价的可变延迟滤波器，本文将其引作参考。这样的输出驱动的采样率转换器SRC执行用于每个请求的输出采样的内插并不受控制信号CS和输出信号VOS之间的延迟的影响。

采样率转换器SRC从输入视频采样VS内插输出视频采样VOS。或者，如前面提及的，采样率转换器SRC延迟输入视频采样VS以得到在显示屏的正确位置出现的输出视频采样VOS。使用输入存储器的写和读地址之间的偏移产生可变延迟的整数部分。通过使用可变延迟滤波器内插得到可变延迟的子像素部分。

在压缩模式，位于可变相位延迟滤波器的输出的相位阶跃大于一个输入采样的抽样周期。因此，应当有可能在一个时钟周期将两个连续的采样输入可变相位延迟滤波器。为防止加倍所需的速度，这可以通过提供与可变相位延迟滤波器的输入并行的两个连续采样实现。结果是，为允许在一个单独的时钟周期期间写入一个采样并读出两个采样，输入存储器应当多路复用。

能够执行某些扩展和某些压缩的多相滤波器也适用这种情况。

有可能以几种方式定义振荡器值OV的小数部分。例如，该小数部分可以从时钟周期的开始值1处开始在该时钟周期的一半线性减少到零以及从该时钟周期的一半到其结束再次增加到1。小数部分的符号位在该时钟周期的一半反转。如果使用如EP-A-660514和EP-A-576081公开的可变延迟器就需要这样的小数部分。

图5示意性地示出根据本发明使用视频内插进行的几何校正。图5A表示由从具有完好几何图形的输入图象IPV产生的视频信号驱动的显象管偏转线圈装置TCC。在没有任何校正措施的情况下，由于显象管偏转线圈装置TCC的不理想性，显示在显象管屏幕的图象OP将发生几何变形。如果不执行东-西校正就出现所示的变形。在图5B，输入图象IPV和显象管偏转线圈装置TCC与图5A中的相应部件相同。根据本发明的实施例，可以看出已获得显示在屏幕上的图象OP的完好几何图形，如果在时基校正之后，以将预校正输入图象CP提供给显象管偏转线圈装置TCC的方式进一步控制采样率转换器SRC。这样，显示输入图象视频采样IPV以便适应电子束沿显示屏的非-恒定的扫描率。

图6表示根据本发明一实施例的时基信号OS和由波形发生器WG产生的波形。

如果不需要几何校正，将振荡器信号OS(示为图6中的虚直线)提供给采样率转换器SRC作为控制信号CS以便从正交抽样视频采样VS得到异步抽样视频采样VOS。

如果需要几何校正，要求的采样率转换系数必须脱离该直线，即使处于一个视频线内。图6中的曲线表示如果对于东西变形未校正偏转则在屏幕的上和下部由波形发生器WG产生的波形的实例。沿屏幕的垂直边缘，由采样率转换器引入的延迟量减少，由此压缩提供给显象管的视频以补偿由于非-东-西校正偏转产生的扩展。该波形表示时间离散控制信号CS的形状。

为获得该波形，需要由显象管偏转线圈装置TCC引入的几何变形的准确说明。波形发生器WG必须产生锁定到由时间离散锁相环PLL产生的行锁定时基波形(离散时间振荡器DTO的输出信号OS)的波形。该波形的形状为可调整的。可以以很多公知方式中任何一种实现波形发生器WG。波形发生器WG可以为一个表查询系统，其中使用输出信号OS的采样连续寻址一个存储器，并且该波形由存储在存储器的寻址单元的值组成。这样的表查询系统需要一个较大的存储器。这样，最好，波形发生器WG使用确定每行所要求的多项式波形的系数产生波形。

结果是，可以说波形发生器WG为采样率转换器SRC的每个输入采样计算在要求的时间点获得相应的输出采样所需要的延迟。

图7表示根据本发明一实施例的二维波形发生器WG的方框图。几何校正需要一个为两个变量x(行方向)和y(行光栅中的实际行的位置)函数的二维波形。在光栅扫描显象管的情况下，需要沿水平方向(x)扫描行以便一条光栅中的行沿垂直方向(Y)相互跟随。在换位扫描的情况下，沿垂直方向(X)扫描行，随后沿水平方向(Y)相互扫描行。

让我们假定以常规的方式扫屏幕。二维波形必须包含光栅中每个视频像素的信息。这样的大量波形数据从，例如，13水平*11垂直＝143调整系数AC产生，每个系数包含64个像素，行相应地分开。在143个调整点中，选择11*9＝99位于屏幕可视部分内而其他的44个虚拟点位于屏幕可视部分之外。这44个点定义接近屏幕边缘的波形斜率。必须沿垂直和水平方向内插调整系数AC。

调整系数AC存储在存储器MEM中并提供给垂直内插器VI，垂直内插器VI内插来自13个11垂直调整系数AC组中的每一个的中间系数IC，一个中间系数IC用于每行，因此产生13*576个中间系数IC。水平内插器HI内插来自576个13中间系数IC组中的每一个的704个数据字。以这种方式，产生包含704*576个数据字的二维波形。该数据字流为提供给采样率转换器SRC的控制信号CS。垂直VI和水平HI内插器都使用离散时间振荡器DTO，将离散时间振荡器DTO的输出信号OS的采样作为确定必须产生内插数据字的瞬时的时基输入。序列发生器SE根据离散时间振荡器DTO采样OV，在波形发生器WG工作时，将地址ADR和存储器控制信号CSR提供给存储器MEM，将垂直内插器控制信号CVI提供给垂直内插器VI，以及将水平内插器控制信号CHI提供给水平内插器HI。

从申请人的WO-A-97/41680可以得知产生这样的二维多项式波形的一种有效方法。本文将其并入以作参考，WO-A-97/41680描述了一种二维二次齿条波形发生器。行锁定时基波形OS替换位置信息。

垂直VI和水平HI内插器都必须提供一个抛物线时间离散输出函数

w(p)＝C0+p*(C1+p*C2)其中

C0，C1，C2为每个分段的调整系数(AC或IC)。

P为每个水平或垂直分段中的相关指针，结果是：如果一个分段内出现64个像素或行，则p＝0，1/64，2/64，...，63/64。相关指针P耦合到离散时间振荡器DTO的输出信号OS。

垂直二次齿条内插器VI必须为每个水平分段提供一个新的数据值，即，每64个像素提供一次。这样，垂直齿条内插器VI的速度并不重要，因为64个时钟脉冲可用于计算下一个数据值。因此，垂直二次齿条内插器VI最好为一个可编程以执行所需要的乘法和加法的顺序RISC处理器。

水平齿条内插器HI必须在两个连续采样值之间的时间执行内插。因此，可以通过一个具有时间离散乘法器的并行机器实现。水平齿条内插器HI的一个有利的实施例是基于这样的一种事实，即，在一个水平分段内p从0到1线性增加。在这种情况下，与线性增加数p相乘等同于离散积分。结果是，与p相乘两次以得到时间离散输出函数w(p)可以由一组两个时间离散积分器I1，I2(看图8)的装置替换，每个两个时间离散积分器I1，I2装置包括一个加法器和一个存储寄存器。通过预设置将参照图8阐述的两个积分器可以消除w(p)中的两个乘积项的相加。将数字p连接到离散时间振荡器DTO的输出信号OS。因为数字p应线性增加，振荡器信号OS应具有一个恒定的增量。因此，应通过改变回扫描高度HFB控制时间离散PLL。

图8表示根据本发明的水平二次齿条波形发生器HI的实施例。水平二次齿条波形发生器HI包括第一时间离散积分器I1、乘法器M、第二时间离散积分器I2和一个接收中间系数IC作为C0，C1，和C2的计算单元CCM。

第一积分器I1将第一递增量值INC1与水平分段内的每个像素的第一开始值STV1相加。第一积分器I1预设置到位于每个水平分段开始的第一开始值STV1。在一个分段包括64个像素的情况下，第一开始值STV1＝C1+1/64*C2，第一递增量值INC1＝2/64*C2。结果是，第一积分器I1提供下一组值：

在p＝0            C1+1/64*C2

在p＝1/64         C1+3/64*C2

在p＝63/64        C1+127/64*C2

乘法器M将第一积分器I1的输出与为一个分段内像素数的倒数的系数F相乘，在这种情况下，F＝1/64。实际上，通过一个简单的移位电路执行由2的乘方进行的除法。

第二积分器I2将为乘法器M1的输出值的第二增量值INC2与水平分段内的每个像素的第二开始值STV1相加。第二积分器I2预设置到位于每个水平分段开始的第二开始值STV2。在一个分段包括64个像素的情况下，第二开始值STV2＝C0，第二积分器I2提供下一组值：

在p＝0           C0

在p＝1/64         C0+1/64*(C1+1/64*C2)

在p＝2/64        C0+1/64*(2*C1+4/64*C2)

在p＝1         C0+1/64*(64*C1+64*64/64*C2)＝C0+C1+C2

计算单元CCM从系数C0，C1和C2计算第一递增量值INC1和开始值STV1和STV2。第二积分器I2提供为控制信号CS的波形w(p)。

时间离散锁相环PLL的离散时间振荡器DTO提供一个输出信号OS，输出信号OS包括表示具有单一斜率(每个时钟脉冲在扫描期间的增量为+1.0)的行锁定锯齿形时基的时钟瞬时TC的一组振荡器值OV和可控制的可变高分辨率回扫描FBH。振荡器值OV包括表示时钟脉冲数的整数部分和由回扫描值确定的小数部分。当分段开始时确定振荡器值OV的整数部分，小数部分确定时基信号OS的子时钟准确度。

水平波形发生器HI最好应锁定到具有子时钟准确度的行锁定时基信号OS以避免图象跳动。有可能采用参照图9讨论的第一和第二积分器I1，I2的第一和第二开始值STV1，STV2。

图9表示用于产生第一和第二开始值STV1，STV2的根据本发明的实施例。

如前所述，水平齿条波形发生器HI必须提供时间离散输出函数

w(p)＝C0+p*(C1+p*C2)

较小的水平时间偏移(由小数δ确定的小数部分)fp可得到：

w(p+fp)＝C0+(p+fp)*(C1+(p+fp)*C2)

还可写成：

w(p+fp)＝C0’+p*(C1’+p*C2)

其中

C0’＝C0+fp*C1+fp²*C2≈C0+fp*C1

C1’＝C1+2*fp*C2

结果是，如果第一值STV1为：

STV1＝C1’+1/64*C2’＝C1+(1/64+2*fp)*C2

以及第二值STV2为：

STV2＝C0’＝C0+fp*C1

就使用子像素准确度将水平齿条波形锁定到行锁定时基。这些是每个分段仅执行一次的简单的校正。可以使用硬件加法器和乘法器或使用一个适宜的可编程计算机计算校正。

图9的实施例包括将小数部分fp与系数C2相乘的第一乘法器M1、将系数C2与第一乘法的结果相加的第一加法器A1、和将系数C1与第一加法的结果相加以提供第一开始值STV1的第二加法器A2。图9的实施例还包括将小数部分fp与系数C1相乘的第二乘法器M2，和将系数C0与第二乘法的结果相加以提供第二开始值STV2的第三加法器A3。

尽管结合优选实施例已描述了本发明，应该明白在上面叙述的原则内可以对其进行修改，这对本领域的技术人员来说是显而易见的，因此，本发明并不局限于优选实施例而应包括这些修改。

尽管实施例的大部分使用硬件电路，但是也可以采用一个适宜的可编程计算机来执行计算。

可以选择一个分段内的像素或行数使其具有不同于64的值。在固定的时钟频率，如果分段数增加，由此每段的像素数减少，则校正波形的准确度增加。

相对于二维二次齿条发生器阐述了波形发生器WG。如果仅需要基于一个方向的校正有可能使用一维波形发生器WG。如果需要用于控制信号CS的更复杂的波形，有可能使用高于两阶的齿条波形发生器WG。波形发生器WG可以产生除齿条函数之外的其他函数。

结论是，在本发明的实施例中，输出时基校正器将正交抽样视频VS转换为具有在时钟信号CLK的时钟瞬时TC产生的具有异步采样值的异步抽样视频VOS。异步抽样视频VOS显示在显示设备DD的显示屏。时间离散锁相环PLL的离散时间振荡器DTO提供时基信号OS。时间离散锁相环PLL确定时基信号OS和表示显示设备DD的行偏转的定时的基准瞬时FB之间的相位差PE以得到锁定到基准瞬时FB的时基信号OS。时基信号OS控制采样率转换器SRC以便使用采样率转换器SRC从正交抽样视频VS内插在时钟瞬时TC产生的异步视频值VOS，这样在显示屏的正确位置显示视频信号。在根据本发明的输出时基校正器中，通过从一个并且同一个时钟发生器OSC产生的时钟信号CLK钟控所有电路。