基于HDMI接口的LED显示屏控制系统

摘要

本发明公开了一种基于HDMI接口的LED显示屏控制系统，外部的HDMI音视频信号由HDMI接口控制单元的输入端输入，外部的系统控制信号由RS232通信单元的输入端输入，所述HDMI接口控制单元、RS232通信单元的输出端接入微控制器，微控制器根据输入的系统控制信号将HDMI音视频数据储存在与微处理器相连的存储器中，与存储器相连的FPGA单元连接显示屏驱动单元，FPGA单元将存储器中的音视频数据分批发送至显示屏驱动单元中，显示屏驱动单元再根据接收到的数据驱动显示屏工作。本发明实现了LED显示屏与多媒体终端间的同步显示，既可以降低成本，又具有很高的可行性和灵活性，易于工程施工。

说明书

技术领域

本发明涉及一种基于HDMI接口的LED显示屏控制系统。

背景技术

目前，对于同步LED显示屏的控制分为两种。一种是传统的控制系统，系统需要使用发送卡，然后发送卡连接到计算机的DVI显示接口获得显示数据，这样与计算机显示器完全同步显示。在这种情况时，控制设备必须带有DVI显示接口。那么，如果用笔记本电脑控制LED显示屏，就需要笔记本电脑具备DVI显示接口。另外一种是在计算机PCI插槽上插上控制卡，以网卡的形式进行控制，此种控制卡不需要从DVI显示接口获得数据，而是利用双绞线进行传输数据。此系统在计算机内安装一个软件，以一定频率读取显存区域的数据，通过网络传输给显示屏的接收卡进行显示。以上这两种控制方式都需要专业的PC设备以及专业的接口进行控制，而基于HDMI接口的LED显示屏控制系统能简化LED显示屏的控制，使得一些便携设备如笔记本电脑，移动电话，PAD等设备都能简单的控制LED显示屏。

高清晰度多媒体接口（High Definition Multimedia Interface）是一种数字化视频/音频接口技术，是适合影像传输的专用型数字化接口，其可同时传送音频和影音信号，最高数据传输速度为5Gbps。同时无需在信号传送前进行数/模或者模/数转换。

发明内容

本发明目的在于提供一种基于HDMI接口的LED显示屏控制系统，其实现了LED显示屏与多媒体终端间的同步显示，既可以降低成本，又具有很高的可行性和灵活性，易于工程施工。

为了解决现有技术中的这些问题，本发明提供的技术方案是：

一种基于HDMI接口的LED显示屏控制系统，控制系统包括：HDMI接口控制单元、微控制器、存储器、FPGA单元、RS232通信单元以及显示屏驱动单元，外部的HDMI音视频信号由HDMI接口控制单元的输入端输入，外部的系统控制信号由RS232通信单元的输入端输入，所述HDMI接口控制单元、RS232通信单元的输出端接入微控制器，微控制器根据输入的系统控制信号将HDMI音视频数据储存在与微处理器相连的存储器中，与存储器相连的FPGA单元连接显示屏驱动单元，FPGA单元将存储器中的音视频数据分批发送至显示屏驱动单元中，显示屏驱动单元再根据接收到的数据驱动显示屏工作。

对于上述技术方案，发明人还有进一步的优化实施方案。

作为优化，所述HDMI接口包含了三个用于传输数据的TMDS传输通道、一个独立的TMDS时钟通道以及保证传输时所需的统一时序。

更进一步，在一个时钟周期内，每个TMDS通道都能传送10bit的数据流，HDMI接口将视频信号以R、G、B、H、V五种信号用TMDS技术进行编码。三个TMDS传输通道传输R、G、B三原色，H、V编码在B信号通道里面传输，R、G的多余位置用来传输音频信号。

作为优化，所述存储器为SDRAM存储器，MCU实时地从HDMI控制接口中读取音视频数据，按照一定的数据格式写入FIFO中，FIFO中的数据在控制器的作用下读出并存入SDRAM中。

进一步，FPGA单元从SDRAM中读取相应的显示数据，以移位寄存器输出的形式输出到用于驱动LED显示屏工作的显示屏驱动单元中从而显示在LED显示屏上。

更进一步，所述LED显示屏驱动单元为PWM灰度控制寄存器。

相对于现有技术中的方案，本发明的优点是：

本发明描述了一种基于HDMI接口的LED显示屏控制系统，其通过HDMI接口引入音视频数据并对数据流进行分割储存，微处理器结合FPGA单元实现对分割后的数据进行分块显示，而系统控制信号则通过RS232接口引入该LED显示屏控制系统，实现了LED显示屏与多媒体终端间的同步显示，既可以降低成本，又具有很高的可行性和灵活性，易于工程施工。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为本发明实施例的结构原理框图；

图2为本发明实施例中HDMI接口控制单元与外部输入HDMI音视频数据间的数据流处理示意图；

图3为本发明实施例中FPGA单元与显示屏驱动单元的工作流程示意图。

具体实施方式

以下结合具体实施例对上述方案做进一步说明。应理解，这些实施例是用于说明本发明而不限于限制本发明的范围。实施例中采用的实施条件可以根据具体厂家的条件做进一步调整，未注明的实施条件通常为常规实验中的条件。

实施例：

本实施例描述了一种基于HDMI接口的LED显示屏控制系统，其原理框图如图1所示，控制系统包括：HDMI接口控制单元、微控制器、存储器、FPGA单元、RS232通信单元以及显示屏驱动单元，外部的HDMI音视频信号由HDMI接口控制单元的输入端输入，外部的系统控制信号由RS232通信单元的输入端输入，所述HDMI接口控制单元、RS232通信单元的输出端接入微控制器，微控制器根据输入的系统控制信号将HDMI音视频数据储存在与微处理器相连的存储器中，与存储器相连的FPGA单元连接显示屏驱动单元，FPGA单元将存储器中的音视频数据分批发送至显示屏驱动单元中，显示屏驱动单元再根据接收到的数据驱动显示屏工作。

HDMI接口控制单元与外部输入HDMI音视频数据间的数据流处理示意图如图2所示，所述HDMI接口包含了三个用于传输数据的TMDS传输通道、一个独立的TMDS时钟通道以及保证传输时所需的统一时序。

在一个时钟周期内，每个TMDS通道都能传送10bit的数据流，HDMI接口将视频信号以R、G、B、H、V五种信号用TMDS技术进行编码。三个TMDS传输通道传输R、G、B三原色，H、V编码在B信号通道里面传输，R、G的多余位置用来传输音频信号。

本实施例基于HDMI 1.3技术进行设计，时钟频率为340MHz，也就是说一个TMDS通道每秒最多能传输340MHz×10bit=3.4Gbit的数据，3个TMDS通道一秒就可以传输3.4×3=10.2Gbit的数据。

在本实施例中HDMI输入的源编码格式包括视频像素数据(8位)、控制数据(2位)和数据包(4位)。其中数据包中包含有音频数据和辅助信息数据。数据传输过程可以分成三个部分：视频数据传输期、岛屿数据传输期和控制数据传输期。

 1.视频数据传输期：HDMI数据线上传送视频像素信号，视频信号经过编码，生成3路（即3个TMDS数据信息通道，每路8位）共24位的视频数据流，输入到HDMI发射器中。24位像素的视频信号通过TMDS通道传输，将每通道8位的信号编码转换为10位，在每个10位像素时钟周期传送一个最小化的信号序列，视频信号被调制为TMDS数据信号传送出去，最后传输给LED显示控制系统。

 2.岛屿数据传输期：TMDS通道上除了视频数据，还有音频数据和辅助数据，这些数据每4位为一组，构成一个上面提到的4位数据包，数据包和视频数据一样，被调制为10位一组的的TMDS信号后发出。视频数据传输期和岛屿数据传输期均开始于一个GuardBand保护频带，GuardBand由2个特殊的字符组成，这样设计的目的在于在明确限定控制数据传输期之后的跳转是视频数据传输期。

 3.控制数据传输期：在上面任意两个数据传输周期之间，每一个TMDS通道包含2位的控制数据，这一共6位的控制数据分别为HSYNC（行同步）、VSYNC（场同步）、CTL0、CTL1、CTL2和CTL3。每个TMDS通道包含2位的控制数据，采用从2位到10位的编码方法，在每个控制周期最后的阶段，CTL0、CTL1、CTL2和CTL3组成的文件头，说明下一个周期是视频数据传输期还是岛屿数据传输期。

所述存储器为SDRAM存储器。

FPGA单元与显示屏驱动单元的工作流程如图3所示。微处理器实时地从HDMI接口控制单元中读取音视频数据，按照一定的数据格式写入FIFO中，FIFO中的数据在微处理器的作用下读出并存入SDRAM中。同时FPGA从SDRAM中读取相应的显示数据，以移位寄存器输出的形式输出到LED显示屏的PWM灰度控制寄存器（显示屏驱动单元）中，从而进行显示。本实施例采用完全动态的内存分配机制，即每个模块请求时，如果不是同一模块数据，则可以分配到一块新的内存，而一旦该内存的数据不再有效，则释放这块内存。这样，每块内存都有自己的属性。总线调度是本模块的核心部分，必须精确计算总线带宽的占用情况，以保证各个存储部分不会出现溢出或读空的现象。

上述实例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人是能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神实质所做的等效变换或修饰，都应涵盖在本发明的保护范围之内。