扰码的生成方法、装置和扰码的处理装置

摘要

本发明提供了一种扰码的生成方法、装置和扰码的处理装置，该方法包括：将输入的相位偏移量转换成二进制数，根据所述二进制数中当前权重最高的有效比特的位置生成旋转系数的访问地址，根据所述访问地址从旋转系数表中选择对应的旋转系数；将K比特的初始扰码序列映射成2K比特的扰码序列，对映射后的扰码序列与所述旋转系数进行运算，得到旋转后的扰码序列；将当前权重最高的有效比特更新为零，若更新后的相位偏移量为零，则输出所述旋转后的扰码序列，若更新后的相位偏移量不为零，则将更新后的相位偏移量作为当前输入的相位偏移量，将所述旋转后的扰码序列作为初始扰码序列重复执行上述操作。本发明提升了性能及灵活性，且成本比较低。

说明书

技术领域

本发明涉及移动通信领域，尤其涉及一种扰码的生成方法、装置和扰码 的处理装置。

背景技术

在无线通讯系统中，如宽带码分多址接入(WCDMA)中，为了进行抗 干扰，采用一个伪随机码对信号进行加密，也就是对扩频信号进行加扰。发 射器在发射信号的时候，通过扰码生成器，把扰码和有效信号进行混合，然 后发射出去。接收机在接受信号的时候，通过扰码发生器，把扰码和接收信 号进行相关处理，解码出有效的信号。通过加扰解扰的方法，来达到信号保 护的作用。

第三代合作伙伴计划(3GPP)TS 25.213协议介绍了扰码的生成及其相 位偏移的方法，如图1所示，其中主要由X，Y两个序列经过一定规则运算 构成。X由图1中上半部分的小方框构成的移位寄存器及其对应反馈电路构 成，推导的公式为：

x_n(i+25)＝x_n(i+3)+x_n(i)modulo 2，i＝0，...，2²⁵-27

Y由图1中下半部分的小方框构成的移位寄存器及其对应反馈电路构 成，推导的公式为：

y(i+25)＝y(i+3)+y(i+2)+y(i+1)+y(i)modulo 2，i＝0，...，2²⁵-27

图1中的输出c_long，1，n(i)，c_long，2，n(i)最终构成WCDMA的复数扰码：

根据图1所示，每个复数扰码由25比特长度的X序列和Y序列经过一 个固定的组合电路映射而得的。按照协议包含的电路，每个时钟周期，X，Y 能进行1个码片(chip)的偏移，输出的扰码可以有1个chip的偏移。如果 要进行N个偏移，需要等待N个时钟周期进行扰码生成，并且在这N个时 钟周期的扰码偏移的时候，扰码发生装置必须连续地被占用。协议中推荐的 扰码发生器，适用于扰码连续偏移的情况。

在无线通讯中，有很多场合需要使用到扰码非连续偏移。比如在 WCDMA的RAKE接收机，由于多径更新的影响，而且由于用户自身的运动， 每个用户的多径相位也是不断地移动，因此接收机也需要不断地根据输入相 位偏移，调整扰码产生的相位，下一个需要产生的扰码相位与前一个扰码的 相位偏移N常常是不等于1的。进行N比特(bit)偏移，有一种是控制扰码 发生器一个bit一个bit的发生。当N为正数的时候，需要等待N个时钟周 期进行相位偏转，当N为负数的时候，需要等待N个时钟周期，等待输入偏 移与扰码偏移相等。需要花费大量时间，并且只为偏移，长时间占用扰码生 成器。

在无线干扰抵消的时候，现在主要采用用户分组成批处理，每个用户按 重构长度(重构长度非协议规定，不同算法，可以有不同的值，我们这里规 定512)进行重构抵消，因此扰码的偏移最小为512chip。而干扰抵消对时间 的性能要求非常高，采用协议规定的扰码生成器，产生扰码的时间较长，不 容易提升干扰抵消的性能。而采用矩阵相乘的方法，根据无线帧的结构，按 子时隙(slot)序号，产生slot0，slot1，slot2等等各组slot边界的变换矩阵。根 据符号(symbol)序号，产生symbol0，symbol1，symbol2等各组symbol边界 的变换矩阵。需要存放大量的变换矩阵系数(至少50组25*25的矩阵系数)， 需要大量的存储空间。

按比特逐一进行扰码产生的扰码发生器，结构简单，但是性能低。渐渐 不能满足日益复杂的RAKE接收机和干扰抵消处理。矩阵相乘法需要存放大 量的变换矩阵，开销比较大，并且矩阵运算也较复杂，而且矩阵运算与存放 的变化矩阵相关，如果算法进行变更，干扰抵消的重构长度发生变化，且不 规则，则现行的矩阵相乘将会受到比较大的限制。需用存放的矩阵系数可能 急剧膨胀。

发明内容

本发明实施例提供了一种扰码的生成方法、装置和扰码的处理装置，以 克服现在技术中，单比特旋转性能比较低，而用矩阵存储资源消耗过大，且 相乘矩阵不灵活的问题。

本发明实施例提供了一种扰码的生成方法，该方法包括：

将输入的相位偏移量转换成二进制数，根据所述二进制数中当前权重最 高的有效比特的位置生成旋转系数的访问地址，根据所述访问地址从旋转系 数表中选择对应的旋转系数；

将K比特的初始扰码序列映射成2K比特的扰码序列，对映射后的扰码 序列与所述旋转系数进行运算，得到旋转后的扰码序列，K为正整数；

将当前权重最高的有效比特更新为零，若更新后的相位偏移量为零，则 输出所述旋转后的扰码序列，若更新后的相位偏移量不为零，则将更新后的 相位偏移量作为当前输入的相位偏移量，将所述旋转后的扰码序列作为初始 扰码序列重复执行上述操作。

优选地，所述根据所述地址从旋转系数表中选择对应的旋转系数之前， 所述方法还包括：

基于2的n次幂推导出扰码的旋转系数，并将所述旋转系数保存到所述 旋转系数表中。

优选地，所述对映射后的扰码序列与所述旋转系数进行运算，得到旋转 后的扰码序列，包括：

将映射后的2K比特的扰码序列分成K组，将所述K组扰码序列和所述 旋转系统进行乘加运算，得到旋转后的扰码序列。

优选地，所述K优选为25。

本发明实施例还提供了一种扰码的生成装置，该装置包括：

地址生成器，用于根据当前相位偏移量转换后的二进制数中当前权重最 高的有效比特的位置生成旋转系数的访问地址；

旋转系数处理模块，用于保存包含旋转系数的旋转系数表，以及根据所 述地址生成器生成的所述访问地址从所述旋转系数表中选择对应的旋转系数 并输出；

初始扰码缓存器，用于缓存初始扰码序列，以及旋转后的扰码序列；

映射运算器，用于将所述初始扰码缓存器缓存的K比特的初始扰码序列 映射成2K比特的扰码序列，对映射后的扰码序列与所述旋转系数处理模块 输出的所述旋转系数进行运算，得到旋转后的扰码序列并输出，其中K为正 整数；

扰码缓存器，用于缓存所述映射运算器输出的所述旋转后的扰码序列；

旋转结束判断模块，用于判断访问所述旋转系数处理模块的次数是否达 到首次输入的相位偏移量转换后的二进制数中的非零比特的个数，若未达到， 则向选择器输出第一预定值；若达到，则向选择器输出第二预定值；

选择器，用于接收所述旋转结束判断模块输入的所述第一预定值，并根 据所述第一预定值向所述初始扰码缓冲器输出来自所述扰码缓存器的所述旋 转后的扰码序列；或者，接收所述旋转结束判断模块输入的所述第二预定值， 并根据所述第二预定值输出来自所述扰码缓存器的所述旋转后的扰码序列。

优选地，所述旋转系数为基于2的n次幂推导出的旋转系数。

优选地，所述K优选为25。

优选地，所述旋转系数表中保存的所述旋转系数的个数根据所述相位偏 移量的最大比特数确定。

本发明实施例另提供了一种扰码的处理装置，包括上述扰码的生成装置、 与所述扰码的生成装置相连的支路选择器以及与所述支路选择器相连的协议 扰码发生器。

优选地，当所述协议扰码发生器为干扰抵消扰码发生器时，所述旋转系 数采用正向旋转系数。

上述扰码的生成方法、装置和扰码的处理装置，提升了性能及灵活性， 而且成本比较低。

附图说明

图1是现有协议扰码结构示意图；

图2是本发明扰码的生成装置实施例的结构示意图；

图3是本发明扰码的处理装置实施例的结构示意图；

图4是本发明扰码映射结构示意图；

图5是本发明扰码运算结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图 对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申 请中的实施例及实施例中的特征可以相互任意组合。

如图2所示，是本发明扰码的生成装置实施例的结构示意图，该装置包 括：

地址生成器21、旋转系数处理模块22、初始扰码缓存器23、映射运算 器24、扰码缓存器25、旋转结束判断装置26和选择器27，其中：

地址生成器，用于根据当前相位偏移量转换后的二进制数中当前权重最 高的有效比特的位置生成旋转系数的访问地址；

旋转系数处理模块，用于保存包含旋转系数的旋转系数表，以及根据所 述地址生成器生成的所述访问地址从所述旋转系数表中选择对应的旋转系数 并输出；

初始扰码缓存器，用于缓存初始扰码序列，以及旋转后的扰码序列；

映射运算器，用于将所述初始扰码缓存器缓存的K比特的初始扰码序列 映射成2K比特的扰码序列，对映射后的扰码序列与所述旋转系数处理模块 输出的所述旋转系数进行运算，得到旋转后的扰码序列并输出；

扰码缓存器，用于缓存所述映射运算器输出的所述旋转后的扰码序列；

旋转结束判断模块，用于判断访问所述旋转系数处理模块的次数是否达 到首次输入的相位偏移量转换后的二进制数中的非零比特的个数，若未达到， 则向选择器输出第一预定值；若达到，则向选择器输出第二预定值；

选择器，用于接收所述旋转结束判断模块输入的所述第一预定值，并根 据所述第一预定值向所述初始扰码缓冲器输出来自所述扰码缓存器的所述旋 转后的扰码序列；或者，接收所述旋转结束判断模块输入的所述第二预定值， 并根据所述第二预定值输出来自所述扰码缓存器的所述旋转后的扰码序列。

其中，上述第一预定值可以设置为0，上述第二预定值可以设置为1，当 然，上述第一预定值可以设置为1，上述第二预定值可以设置为0，等等；上 述映射运算器主要用来执行映射和运算过程两部分：

第一部分是进行映射，映射当前扰码向后偏移的25个扰码，主要由一些 异或单元构成。经过映射后的扰码序列比特由25比特扩展为50比特，这50 比特可以分成25组扰码序列。0至24比特为第一组扰码序列，1至25比特 为第二组扰码系列......25至49为最后一组扰码序列。

另一部分是扰码运算，利用映射后的25组扰码序列和同一个旋转系数进 行乘加运算，生成一个中间扰码序列。每组扰码序列是25比特，旋转系数也 是25比特，他们比特一一对应进行相乘，所有25组乘积最后相加得到新的 一比特数据。25组扰码得到25比特新数据，这25比特新数据就是一次偏转 后的扰码序列值。

旋转系数表，用来存放事前准备好的2的n次幂对应的系数表。表的内 容如下：

0_0000_0000_0000_0000_0000_0010

0_0000_0000_0000_0000_0000_0100

0_0000_0000_0000_0000_0001_0000

0_0000_0000_0000_0001_0000_0000

0_0000_0001_0000_0000_0000_0000

0_0000_0000_0000_0100_1000_0000

0_0001_0000_0000_0000_1000_0000

0_0000_0000_1000_0000_1100_1000

................................................

旋转结束判断装置用来判断扰码偏转运算的次数。如果二进制偏移量为 一的比特个数为x，则扰码旋转运算的次数为x。运算机制主要先根据最高有 效比特参数存储表的访问地址，然后擦除最高有效比特。此时，次最高有效 比特变成最高有效比特，产生下次运算对应的2的n次幂变换表对应的新地 址。当偏移量变化为零的时候，代表扰码旋转运算结束。

偏移后扰码缓存器，用来存放一次旋转后的更新扰码值。如果此次运算 是最后一次运算，则此缓存器会输送给协议扰码产生器；否则，输入初始扰 码缓存器，进行下次运算。

应用于上述扰码的生成装置的方法包含以下步骤：

步骤一、把预先准备好的旋转系数存放在内部寄存器进行缓存；

这些旋转系数，是基于2的整n次幂旋转事先计算存储好的系数。之所 以采用这种旋转系数，而不采用帧结构的旋转系数，主要是为了灵活性，以 后协议的帧结构如果发生变化，对扰码生成装置的冲击比较小。干扰抵消算 法发生变化，重构长度不规则，也对本发明的扰码发生装置不产生冲击。

步骤二、把输出的扰码偏移相位转化成二进制数，并计算为“1”比特的 总个数，确定扰码旋转的时间开销；

步骤三、根据二进制化后的扰码偏移值，确定其权重最大的比特“1”的 位置，产生对应的地址，查找对应的偏移系数，送往映射运算器参与运算；

查找的规则如下，如果是X系列正向偏移，则生成的地址就等同于最高 比特位置对应值。如果是Y系列正向偏移，则生成的地址就等同于最高比特 位置对应值加上常数A。其中A可以根据具体系数表RAM的排布进行规划。

步骤四、把取出来的25比特初始扰码，经过映射(map)电路，映射成 50比特初始扰码，可组合成25组扰码；

对于宽带码分多址系统(WCDMA)系统，采用25比特的初始扰码，对 于其他系统，可以采用其他比特的初始扰码。

步骤五、更新二进制化后的扰码偏移值，权重最大的比特“1”，更改为 “0”；

步骤六、把50比特初始扰码和输入旋转系数进行并行乘加运算；

步骤七、寄存扰码的运算结果；判断更新后的扰码偏移值是否为零，如 果是零，则结束扰码旋转，输出运算结果；否则，跳转到步骤三。

上述步骤一中，存放旋转系数的个数主要是根据扰码相位偏移量的最大 比特数决定的。在干扰抵消中，加扰最大偏移为一帧，并且只有正相偏移， 因此只需要存放16个旋转系数，就可支持在一帧内的任意偏移。并且当前干 扰抵消的偏移最小单位是512，因此旋转系数可以压缩到7个旋转系数。

上述步骤三中执行取旋转系数的方式可以多样的。主体思想是根据非零 比特的位置选择对应的旋转系数，选择完系数后，把对应的非零比特进行标 识，等待后续清除。至于非零系数按权重由高到低，或者由低到高来进行运 算，并不影响总体性能。

上述步骤四中旋转系数映射的方式主要跟扰码的特性有关系。本文产生 的扰码主要是协议3GPP TS 25.213规定的扰码。根据X序列和Y序列的特 性不同，有不同的映射结构。Y序列是X序列的扩展，两个序列可以使用同 一个映射电路，只需要配置不同即可。

上述步骤六中把初始扰码进行25的映射，之所以采用初始扰码作25映 射，而不采用旋转系数作25的映射是因为：初始扰码做25映射，组合逻辑 的层级可以做得比较少，容易提升电路频率，并且电路结构比较简单。映射 完毕后的扰码与同一旋转系数相累加运算，可用快速获取一个新的完整的扰 码。

另外，本发明还提供了一个扰码的处理装置，如图3所示，该处理装置 包括图2所示的扰码的生成装置、与所述扰码的生成装置相连的支路选择器 以及与所述支路选择器相连的协议扰码发生器，该协议扰码发生器包括加扰 扰码发生器、解扰扰码发生器和干扰抵消扰码发生器。

其中，预先生成的扰码的旋转系数，可以根据扰码的生成公式进行迭代 运算，得到2的n次幂位置对应的变化系数。其中X，Y不同，正向反向不 同，可以根据实际情况决定采用哪类旋转系数。比如干扰抵消只需要用到正 向旋转系数，因此不需要生成反向系数，可以节省空间。

任何一个扰码偏移都可以分解成几个2的n次幂的和。比如11001，可 以分解成一个2的4次方，一个2的3次方和一个2的0次方的和。而每个 2的整n次幂的偏移，一个时钟周期就可以计算完毕。因此任意数值的偏移， 完成扰码偏移的时间开销就等于偏移量二进制化后，非零比特的个数。而把 一个偏移量拆分成几个2的整次方可以采用循环递归法。先判断最高有效比 特的位置，用来产生一次旋转运算，运算结束后，把最高有效比特擦除。然 后在更新后的偏移量重新寻找最高有效比特，然后根据新的最高有效比特， 执行新的一次扰码旋转，并在运算后再次更新相位偏移，直至最后相位偏移 为零，代表扰码运算结束。

把25比特长度的扰码映射成50比特的扰码的结构见图4，图4只列出 了X系列的映射关系，Y系列映射结构类似。主要是根据扰码的递推公式， 计算出第25-46位的比特值，每个运算只有一级异或门。在计算47-49的时 候，需要两级的异或门，组合逻辑级别简单，适合主频越来越高的集成电路。

映射完50比特扰码后，把扰码以25为单位分成25组，如图5所示，其 中0-24一组，1-25一组等等。然后把25组扰码分别和输入的旋转系数相乘 累加，其中累加的时候，可以两两一组，并行进行累加，比如0和1进行累 加，同时2和3进行累加，他们各自累加的结果再进行累加，这样组合逻辑 的层级将减小一半。

最后完成扰码序列的旋转后，把生成的扰码序列输送给协议扰码发生器。 基于在正常工作的时候，扰码生成只需要单比特旋转。这样上述扰码的处理 装置，性能比较高，并且性价比比较高。

综上所述，上述扰码的生成方法、装置和扰码的处理装置，实现了扰码 的快速旋转，旋转的时间只与相位偏移量的二进制数的非零个数有关，处理 的性能是已知的扰码旋转方法中最高的。并且此扰码生成器的使用灵活、适 应性广，适用任意相位偏移，受具体的无线帧结构影响小。内部存储单元面 积小，只需要存储少量的旋转系数，而不需要存储大量多组的变化矩阵，存 储空间大大的减小。

本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序 来指令相关硬件完成，上述程序可以存储于计算机可读存储介质中，如只读 存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用 一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用 硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任 何特定形式的硬件和软件的结合。

以上实施例仅用以说明本发明的技术方案而非限制，仅仅参照较佳实施 例对本发明进行了详细说明。本领域的普通技术人员应当理解，可以对本发 明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范 围，均应涵盖在本发明的权利要求范围当中。