一种提供时钟信号的方法、装置及频谱分析仪

摘要

本发明实施例提供一种提供时钟信号的方法、装置及频谱分析仪，所述方法应用于同时存在射频电路和数字电路的装置，包括：提供一个系统时钟；获取所述系统时钟发出的时钟信号；将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路发送给所述数字电路使用。所述装置为同时存在射频电路和数字电路的装置，所述装置只包括一个系统时钟，用于发出时钟信号，将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路发送给所述数字电路使用。本发明可以解决数字电路与射频电路之间的干扰问题和同步问题。特别是解决了宽频带接收机领域中的数字电路与射频电路集成于同一电路板所带来的干扰问题和同步问题。

说明书

技术领域

本发明涉及射频技术领域，尤其涉及一种提供时钟信号的方法、装置及频谱分析仪。

背景技术

在射频通讯领域，数字电路与射频模拟电路共存一个系统的时代在继续而且仍将继 续，这种情况下，数字电路干扰模拟电路也仍将继续。尤其是在射频接收电路中，射频前 端灵敏度高，而接收的有用信号很微弱，很容易被数字电路的开关高次谐波所干扰，而数 字部分电路的干扰是不可预知的，即干扰是非相关的，所以通常在电路设计过程中，将数 字电路和射频模拟电路在物理上相互隔开，如将整个射频系统分为数字电路板和射频电路 板，因为物理隔离的原因，两块板也各自用了各自的时钟，市场上现有的DSA1030系列 频谱仪就使用了此结构。

如图1所示，为现有的DSA1030频谱分析仪系统时钟框图，分为射频电路板1和数 字电路板2，射频电路板1射频电路同步于一个时钟11，而数字电路板2的器件由于数据 处理或传输速率的不同分别使用不同的时钟，如数据处理单元122使用时钟12，而外设 132使用时钟13，外设142使用时钟14，在DSA1030中像数据处理单元122就使用了DSP (Digital Signal Processing，数字信号处理)，需要25MHz的时钟，外设132为USB(Universal  Serial BUS，通用串行总线)接口芯片需要12MHz的时钟信号，外设142为以太网接口芯 片需要25MHz的时钟信号，他们均使用了频率稳定度较差的无源晶振。物理的隔离使射 频电路板1与数字电路板2彼此隔离，时钟也彼此独立，这样的好处是各个时钟与其作用 器件的物理间距减小，时钟PCB(Printed Circuit Board，印刷电路板)连线缩短。

当然物理上的隔离能够很好的阻止数字电路干扰模拟电路，但是对于体积较小的射频 设备来说，这种物理上的隔离所带来的成本和体积的增加是难以容忍的，还增加了装配难 度。当射频电路与数字电路相互通讯时还会出现由于电路两边时钟不同步而出现通讯信号 的不同步问题。

数字信号的时钟干扰信号混入模拟电路后，由于数字时钟相位噪声劣于模拟时钟，所 以两者相互叠加致使最终信号相位噪声变差。

综上，对于数字电路与射频电路之间的干扰问题和同步问题，目前亟需解决方案。

发明内容

本发明实施例提供一种提供时钟信号的方法、装置及频谱分析仪，以解决数字电路与 射频电路之间的干扰问题和同步问题。

一方面，本发明实施例提供了一种提供时钟信号的方法，所述方法应用于同时存在射 频电路和数字电路的装置，所述方法包括：提供一个系统时钟；获取所述系统时钟发出的 时钟信号；将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路 发送给所述数字电路使用。

可选的，在本发明的一实施例中，所述获取所述系统时钟发出的时钟信号，包括：通 过多个时钟驱动电路，将所述时钟信号分出多个同频的时钟信号。

可选的，在本发明的一实施例中，所述将所述时钟信号的一路发送给所述射频电路使 用，包括：将分出的多个同频的时钟信号经锁相环及混频器进行频率合成，获得供所述射 频电路使用的时钟信号。

可选的，在本发明的一实施例中，所述将所述时钟信号的另一路发送给所述数字电路 使用，包括：将分出的另一个时钟信号依次经过时钟整形电路、时钟传输通道、时钟接收 电路后，通过频率合成转变为供所述数字电路的各个单元使用的时钟信号。

可选的，在本发明的一实施例中，所述通过频率合成转变为供所述数字电路的各个单 元使用的时钟信号，包括：利用所述数字电路的数据处理单元中的现场可编程门阵列FPGA 自带的锁相环PLL，通过频率合成转变为供所述数字电路的各个单元使用的时钟信号。

可选的，在本发明的一实施例中，所述时钟整形电路通过低通滤波器或带通滤波器实 现。

可选的，在本发明的一实施例中，当所述射频电路和所述数字电路在同一个电路板上 同时存在时，所述时钟传输通道通过印刷电路板PCB微带线，或光耦传输，或磁耦传输实 现；当所述射频电路和所述数字电路不在同一个电路板上同时存在时，所述时钟传输通道 通过同轴线缆实现。

可选的，在本发明的一实施例中，所述时钟接收电路对经过的时钟信号进行倍频处理。

另一方面，本发明实施例提供了一种提供时钟信号的装置，所述装置为同时存在射频 电路和数字电路的装置，所述装置只包括一个系统时钟，用于发出时钟信号，该系统时钟 将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路发送给所述 数字电路使用。

可选的，在本发明的一实施例中，所述装置还包括：多个时钟驱动电路，用于将所述 时钟信号分出多个同频的时钟信号。

可选的，在本发明的一实施例中，所述射频电路包括：锁相环及混频器，用于将分出 的多个同频的时钟信号经锁相环及混频器进行频率合成，获得供所述射频电路使用的时钟 信号。

可选的，在本发明的一实施例中，所述数字电路包括时钟整形电路、时钟传输通道、 时钟接收电路、频率合成单元，用于将分出的另一个时钟信号依次经过时钟整形电路、时 钟传输通道、时钟接收电路后，通过频率合成单元转变为供所述数字电路的各个单元使用 的时钟信号。

可选的，在本发明的一实施例中，所述频率合成单元，具体用于利用所述数字电路的 数据处理单元中的现场可编程门阵列FPGA自带的锁相环PLL，通过频率合成转变为供所 述数字电路的各个单元使用的时钟信号。

可选的，在本发明的一实施例中，所述时钟整形电路通过低通滤波器或带通滤波器实 现。

可选的，在本发明的一实施例中，当所述射频电路和所述数字电路在同一个电路板上 同时存在时，所述时钟传输通道通过印刷电路板PCB微带线，或光耦传输，或磁耦传输实 现；当所述射频电路和所述数字电路不在同一个电路板上同时存在时，所述时钟传输通道 通过同轴线缆实现。

可选的，在本发明的一实施例中，所述时钟接收电路对经过的时钟信号进行倍频处理。

再一方面，本发明实施例提供了一种频谱分析仪，所述频谱分析仪包括上述提供时钟 信号的装置。

上述技术方案具有如下有益效果：因为采用了一种提供时钟信号的装置，所述装置为 同时存在射频电路和数字电路的装置，所述装置只包括一个系统时钟，用于发出时钟信号； 将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路发送给所述 数字电路使用的技术手段，所以可以解决数字电路与射频电路之间的干扰问题和同步问 题。特别是解决了宽频带接收机领域中的数字电路与射频电路集成于同一电路板所带来的 干扰问题和同步问题，而且一个时钟也使得电路设计大大简化，节省成本。同一时钟信号 使得整个系统各个时钟相关，这样可以通过软件处理去除与输入信号无关的杂散信号。射 频时钟信号质量一般要优于数字时钟，所以采用同一时钟同步后可以提高整个系统频率分 辨率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技 术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明 的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以 根据这些附图获得其他的附图。

图1为现有的DSA1030频谱分析仪系统时钟框图；

图2为本发明实施例一种提供时钟信号的方法流程图；

图3为本发明实施例一种提供时钟信号的装置结构示意图；

图4为本发明实施例一种频谱分析仪结构示意图；

图5为本发明实施例时钟驱动电路的第一设计示意图；

图6为本发明实施例时钟驱动电路的第二设计示意图；

图7为本发明实施例时钟驱动电路的第三设计示意图；

图8为本发明实施例时钟整形电路的第一设计示意图；

图9为本发明实施例时钟整形电路的第二设计示意图；

图10为本发明实施例对时钟信号进行倍频处理的电路设计示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地 描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本 发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实 施例，都属于本发明保护的范围。

如图2所示，为本发明实施例一种提供时钟信号的方法流程图，所述方法应用于同时 存在射频电路和数字电路的装置，所述方法包括：

201、提供一个系统时钟；

202、获取所述系统时钟发出的时钟信号；

203、将所述时钟信号的一路发送给所述射频电路使用，并将所述时钟信号的另一路 发送给所述数字电路使用。

可选的，所述获取所述系统时钟发出的时钟信号，可以包括：通过多个时钟驱动电路， 将所述时钟信号分出多个同频的时钟信号。

可选的，所述将所述时钟信号的一路发送给所述射频电路使用，可以包括：将分出的 多个同频的时钟信号经锁相环及混频器进行频率合成，获得供所述射频电路使用的时钟信 号。

可选的，所述将所述时钟信号的另一路发送给所述数字电路使用，可以包括：将分出 的另一个时钟信号依次经过时钟整形电路、时钟传输通道、时钟接收电路后，通过频率合 成转变为供所述数字电路的各个单元使用的时钟信号。

可选的，所述通过频率合成转变为供所述数字电路的各个单元使用的时钟信号，可以 包括：利用所述数字电路的数据处理单元中的现场可编程门阵列FPGA自带的锁相环PLL， 通过频率合成转变为供所述数字电路的各个单元使用的时钟信号。

可选的，所述时钟整形电路可以通过低通滤波器或带通滤波器实现。

可选的，当所述射频电路和所述数字电路在同一个电路板上同时存在时，所述时钟传 输通道通过印刷电路板PCB微带线，或光耦传输，或磁耦传输实现；当所述射频电路和所 述数字电路不在同一个电路板上同时存在时，所述时钟传输通道通过同轴线缆实现。

可选的，所述时钟接收电路可以对经过的时钟信号进行倍频处理。

本发明上述方法技术方案可以解决数字电路与射频电路之间的干扰问题和同步问题。 特别是解决了宽频带接收机领域中的数字电路与射频电路集成于同一电路板所带来的干 扰问题和同步问题，而且一个时钟也使得电路设计大大简化，节省成本。同一时钟信号使 得整个系统各个时钟相关，这样可以通过软件处理去除与输入信号无关的杂散信号。射频 时钟信号质量一般要优于数字时钟，所以采用同一时钟同步后可以提高整个系统频率分辨 率。

对应于上述方法实施例，如图3所示，为本发明实施例一种提供时钟信号的装置结构 示意图，所述装置为同时存在射频电路32和数字电路33的装置，所述装置只包括一个系 统时钟31，用于发出时钟信号，该系统时钟31将所述时钟信号的一路发送给所述射频电 路32使用，并将所述时钟信号的另一路发送给所述数字电路33使用。

可选的，所述装置还包括：多个时钟驱动电路，用于将所述时钟信号分出多个同频的 时钟信号。

可选的，所述射频电路包括：锁相环及混频器，用于将分出的多个同频的时钟信号经 锁相环及混频器进行频率合成，获得供所述射频电路使用的时钟信号。

可选的，所述数字电路包括时钟整形电路、时钟传输通道、时钟接收电路、频率合成 单元，用于将分出的另一个时钟信号依次经过时钟整形电路、时钟传输通道、时钟接收电 路后，通过频率合成单元转变为供所述数字电路的各个单元使用的时钟信号。

可选的，所述频率合成单元，具体用于利用所述数字电路的数据处理单元中的现场可 编程门阵列FPGA自带的锁相环PLL，通过频率合成转变为供所述数字电路的各个单元使 用的时钟信号。

可选的，所述时钟整形电路通过低通滤波器或带通滤波器实现。

可选的，当所述射频电路和所述数字电路在同一个电路板上同时存在时，所述时钟传 输通道通过印刷电路板PCB微带线，或光耦传输，或磁耦传输实现；当所述射频电路和所 述数字电路不在同一个电路板上同时存在时，所述时钟传输通道通过同轴线缆实现。

可选的，所述时钟接收电路对经过的时钟信号进行倍频处理。

本发明上述装置技术方案可以解决数字电路与射频电路之间的干扰问题和同步问题。 特别是解决了宽频带接收机领域中的数字电路与射频电路集成于同一电路板所带来的干 扰问题和同步问题，而且一个时钟也使得电路设计大大简化，节省成本。同一时钟信号使 得整个系统各个时钟相关，这样可以通过软件处理去除与输入信号无关的杂散信号。射频 时钟信号质量一般要优于数字时钟，所以采用同一时钟同步后可以提高整个系统频率分辨 率。

本发明实施例提供一种频谱分析仪，所述频谱分析仪包括上述提供时钟信号的装置。

如图4所示，为本发明实施例一种频谱分析仪结构示意图，系统时钟41产生低相位 噪声时钟信号，本实施例中使用10MHz的VCXO(Voltage Controled X′tal Oscillator，压控 振荡器)作为本系统的时钟信号，此信号驱动能力较弱，所以分别加入了时钟驱动421、 时钟驱动431、时钟驱动441，分别将时钟送给本振锁相环422、本振锁相环432、数字电 路时钟整形电路442。锁相环422产生系统扫频信号，与射频输入信号在混频器423的作 用下产生第一中频信号，此第一中频信号再与锁相环432产生的信号在混频器433的作用 下产生中频输出，此中频信号频率较低，本实施例为10.7MHz，在上述射频电路中，对时 钟要求最高，系统时钟41的相位噪声很大程度上决定了整个系统的相位噪声。数字时钟 整形电路442在本实施例中为低通滤波器，此整形电路442将时钟驱动441输出的时钟高 次谐波滤除，使进入时钟通道443的信号为纯净的正弦波时钟信号。此正弦波时钟信号在 通道443中传输并不会给其他数字电路带来干扰，同样其他数字部分干扰信号也会被时钟 整形电路442所滤除。10MHz正弦波信号经过通道443到达时钟接收电路444，时钟接收 电路444有两个作用，第一充当匹配终端，第二将此10MHz正弦波处理为数字电路可以 接受的时钟信号，本实施例中为一二倍频电路，将10MHz正弦波转变为20MHz方波时钟 信号2，然后将此时钟信号2送至数据处理单元446。

此数据处理单元446是自带锁相环445的FPGA，这样只需设置软件参数即可配置不 同时钟输出，如外设447，本实施例中为USB外设芯片，此USB芯片需要24MHz时钟， 于是配置FPGA锁相环将时钟信号2输出为24MHz；同样外设448，本实施例中为网卡芯 片，此网卡芯片需要25MHz时钟，于是配置FPGA锁相环将时钟信号3输出为25MHz， 这样就完成了整个系统时钟的分配。

时钟驱动421、431、441和时钟接收444的设计电路如图5、图6、图7所示。

图5中的电路既可以作为时钟驱动电路，又可以作为时钟接收电路，本实施例中U31B 采用器件NL27WZ04，R32与R31的比值约为4∶3，这样直流偏置约在非门U31B的翻转电 平上，Vin31只需较小的幅度即可使非门U31B工作，使之Vout31输出方波。本驱动的替 代方案还有图6和图7，图6中非门U41B相当于一高增益运放，工作在深度负反馈状态， 其增益由R41决定；若电路对反相器的开关高次谐波敏感，还可以用替代方案图7，此放 大器谐波失真小，可以满足一般电路驱动要求。

时钟整形442使驱动441输出的时钟信号便于传输而设计的，尤其是在频谱分析仪中， 射频电路各个部件对时钟敏感，尤其是时钟的各次谐波，很容易进入混频器423和混频器 433造成杂散信号的输出，所以需要对时钟信号进行滤波处理，本实施例中时钟整形电路 如图8所示，为一10MHz带通滤波器，L61、C63、C64构成LC并联谐振回路，谐振点 调整在10MHz处，这样Vout61将输出10MHz正弦波，C63和C64并联是为了增加整个 谐振回路的Q值。替代方案还有10MHz低通滤波器，如图9所示。

时钟传输通道443可以是PCB微带线或者是同轴线缆。为了地线的隔离时钟还可以根 据系统需求选择光耦传输或者是磁耦传输。

本发明实施例也可以在数字电路和射频电路不在同一电路板上实现同一时钟，只需将 图4中的时钟通道443修改为同轴线缆，当频率较高或线缆较长时，注意线路的匹配。

本实施例中的数字电路和射频电路是集中于同一电路板，虽然使用了同一时钟，但是 数字电路干扰仍然很大，如液晶电路上的RGB(红绿蓝)数据信号，DDR SDRAM(Double  Data Rate SDRAM，双倍速率同步动态随机存储器)数据地址信号，ADC(Analog-to-Digital  Converter，模/数转换器)数据信号等对射频电路来说都是巨大的干扰源，所以需要将数字 电路和射频电路电源相互分开，地线相互分开，即割地。虽然需要割地但是又不能完全把 数字地和模拟地割开，数字电路和射频电路的信号通路地还需要保证，如时钟信号通道443 的地线还是要完整的保留下来。

当系统时钟41频率不能满足数字电路工作的情况下，还需要对此系统时钟41进行适 当的处理。本实施例中10MHz时钟不能满足处理器的最低时钟要求，这是需要对其进行 倍频处理，此倍频处理放在时钟接收23处，电路如图10所示，为本发明实施例对时钟信号 进行倍频处理的电路设计示意图。图10中Q81、R81、R82、L81、C81、C82组成谐振放 大电路，L81、C81和C82组成20MHz谐振放大电路，将Vin8上的10MHz正弦波放大后 的20MHz谐波取出交给由C83、L82、C84、C85、C86、L83、C87、C88组成的20MHz 带通滤波器，将谐振放大后的信号再次滤波取出纯净的20MHz信号，最后将其交给由C89、 R83、U81B、R84组成的整形电路，Vout8输出20MHz方波提供给数字处理器使用，这样 就完成了时钟信号的倍频接收。

本发明实施例解决了宽频带接收机领域中的数字电路与射频电路集成于同一电路板 所带来的干扰问题和同步问题，而且一个时钟也使得电路设计大大简化，节省成本。在整 个频谱分析仪中使用同一时钟驱动，使系统各个单元时钟相关，各个单元间通讯同步；而 频率合成部分用数据处理单元中的FPGA(Field-Programmable Gate Array，现场可编程门 阵列)自带的PLL(Phase Locked Loop，锁相环)，充分利用资源，节省成本；数字板与 射频板合于同一板，降低了装配和制板成本。同一时钟信号使得整个系统各个时钟相关， 这样可以通过软件处理去除与输入信号无关的杂散信号。本发明中系统是基于同一时钟下 工作，不管是射频电路本身的干扰还是来自数字电路的干扰，其效果是频谱显示中有固定 的杂散存在，而且此杂散与输入无关，所以可以通过软件校准技术将这个固定杂散剔除， 即使在频谱分析仪处于外同步状态下，此固定杂散仍然能有效去除。射频时钟信号质量一 般要优于数字时钟，所以采用同一时钟同步后可以提高整个系统频率分辨率。

本领域技术人员还可以了解到本发明实施例列出的各种说明性逻辑块(illustrative  logical block)，单元，和步骤可以通过电子硬件、电脑软件，或两者的结合进行实现。为 清楚展示硬件和软件的可替换性(interchangeability)，上述的各种说明性部件(illustrative  components)，单元和步骤已经通用地描述了它们的功能。这样的功能是通过硬件还是软 件来实现取决于特定的应用和整个系统的设计要求。本领域技术人员可以对于每种特定的 应用，可以使用各种方法实现所述的功能，但这种实现不应被理解为超出本发明实施例保 护的范围。

本发明实施例中所描述的各种说明性的逻辑块，或单元都可以通过通用处理器，数字 信号处理器，专用集成电路(ASIC)，现场可编程门阵列(FPGA)或其它可编程逻辑装 置，离散门或晶体管逻辑，离散硬件部件，或上述任何组合的设计来实现或操作所描述的 功能。通用处理器可以为微处理器，可选地，该通用处理器也可以为任何传统的处理器、 控制器、微控制器或状态机。处理器也可以通过计算装置的组合来实现，例如数字信号处 理器和微处理器，多个微处理器，一个或多个微处理器联合一个数字信号处理器核，或任 何其它类似的配置来实现。

本发明实施例中所描述的方法或算法的步骤可以直接嵌入硬件、处理器执行的软件模 块、或者这两者的结合。软件模块可以存储于RAM存储器、闪存、ROM存储器、EPROM 存储器、EEPROM存储器、寄存器、硬盘、可移动磁盘、CD-ROM或本领域中其它任意 形式的存储媒介中。示例性地，存储媒介可以与处理器连接，以使得处理器可以从存储媒 介中读取信息，并可以向存储媒介存写信息。可选地，存储媒介还可以集成到处理器中。 处理器和存储媒介可以设置于ASIC中，ASIC可以设置于用户终端中。可选地，处理器和 存储媒介也可以设置于用户终端中的不同的部件中。

在一个或多个示例性的设计中，本发明实施例所描述的上述功能可以在硬件、软件、 固件或这三者的任意组合来实现。如果在软件中实现，这些功能可以存储与电脑可读的媒 介上，或以一个或多个指令或代码形式传输于电脑可读的媒介上。电脑可读媒介包括电脑 存储媒介和便于使得让电脑程序从一个地方转移到其它地方的通信媒介。存储媒介可以是 任何通用或特殊电脑可以接入访问的可用媒体。例如，这样的电脑可读媒体可以包括但不 限于RAM、ROM、EEPROM、CD-ROM或其它光盘存储、磁盘存储或其它磁性存储装置， 或其它任何可以用于承载或存储以指令或数据结构和其它可被通用或特殊电脑、或通用或 特殊处理器读取形式的程序代码的媒介。此外，任何连接都可以被适当地定义为电脑可读 媒介，例如，如果软件是从一个网站站点、服务器或其它远程资源通过一个同轴电缆、光 纤电脑、双绞线、数字用户线(DSL)或以例如红外、无线和微波等无线方式传输的也被 包含在所定义的电脑可读媒介中。所述的碟片(disk)和磁盘(disc)包括压缩磁盘、镭射 盘、光盘、DVD、软盘和蓝光光盘，磁盘通常以磁性复制数据，而碟片通常以激光进行光 学复制数据。上述的组合也可以包含在电脑可读媒介中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细 说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的 保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包 含在本发明的保护范围之内。