绝缘栅双极晶体管门极驱动推挽电路

摘要

本发明公开了一种绝缘栅双极晶体管门极驱动推挽电路，其驱动芯片副边正负电源供电，正负电平输出。前级推挽电路、电平转换电路以及后级推挽电路共用驱动芯片副边的正负电源。驱动芯片的输出连接前级推挽电路的输入，前级推挽电路的输出与电平转换电路相连，电平转换电路的输出与后级推挽电路相连，后级推挽电路的输出与IGBT门极驱动电阻相连。本发明，前级推挽电路和电平转换电路结合在一起，为后级推挽电路的MOS管提供了互锁的驱动信号，且加入了硬件死区，避免MOS管推挽结构内部的直通，且MOS管的GS电压控制在±20V之内，保证了MOS管的可靠工作。后级推挽电路采用MOS管，能够配合有效的IGBT门极钳位，限制IGBT短路电流，提高IGBT工作可靠性。

说明书

技术领域

本发明涉及一种绝缘栅双极晶体管门极驱动推挽电路，尤其涉及配合有效门极钳位的负电压关断的绝缘栅双极晶体管门极驱动推挽电路。

背景技术

所谓绝缘栅双极晶体管（Insolated Gate Bipolar Transistor，  IGBT）门极钳位是指通过电路设计将绝缘栅双极晶体管（IGBT）的门极电压钳位，即：当有外部作用，如短路导致IGBT门极电压被动抬升时，通过电路设计维持门极电压稳定。这是保证IGBT可靠工作的必备功能。

IGBT短路时，Ic剧烈增大，由于米勒电容的存在（见图9），在这个过程中，IGBT门极电位有抬升的趋势，这种作用来自于集电极，而非驱动电路。短路电流的大小受门极电压影响很大，所以必须进行有效的门极钳位。门极钳位的方式一般有以下几种：

方式一如图10所示。该方式当TVS的温度较低时，TVS击穿点下降，可能会导致正常工作时TVS导通，而且TVS的离散性导致很难进行准确设计。

方式二如图11所示。该方式的推挽电路采用三极管，导致电源需要做到+16~+17V，再加上肖特基钳位二极管的压降，门极可能到17.5V才能被钳位，钳位效果差。

方式三如图12所示。该方式的推挽电路由于采用MOS管，使得电源做到15V即可，配合门极钳位肖特基二极管，钳位效果较好。

随着IGBT功率的增大、IGBT驱动电阻和模块内阻的减小，IGBT驱动所需的最大峰值电流不断上升。然而，驱动芯片的驱动能力有限，很多场合驱动芯片直接使用驱动芯片驱动IGBT的能力不足。为解决这一问题，一般采用驱动芯片后级接推挽放大电路的方法来提高驱动芯片的驱动能力，以实现大功率IGBT的驱动。

以下四种拓扑是常见的驱动芯片后级推挽放大电路拓扑。第一种是文献广泛提及的，其他三种是在此基础上衍生出来的，也广泛为变频器、伺服驱动器厂家所使用。

1、              三极管推挽放大拓扑 (一)（见图1）

论文《一种用于大功率IGBT的驱动电路》（《电气传动自动化》2010年第1期）中的图5、《一种新型IGBT模块的驱动电路》（《仲恺农业工程学院学报》2012年第3期）中的图3、《一种IGBT的实用驱动电路》（《电气传动》1999年第6期）中的图1和专利《一种IGBT驱动与保护电路》（申请号：200910225997.X）中的图3、《抑制IGBT过电流的驱动电路》（申请号：201120390253.6）中的图4、《一种IGBT驱动推挽电路》（申请号：201210214858.9）中的图1~5 都采用类似三极管推挽放大拓扑（一）的形式。

该拓扑的优点：(1) 正逻辑。(2) 简单易用。

该拓扑的缺点：(1) 门极钳位效果差，抑制IGBT短路电流能力差。三极管在峰值驱动电流较大时，CE压降变得较高，且饱和导通时也存在一定的饱和压降。因此，为保证被驱动IGBT的Vge为+15V，电源电压必须做到+16~+17V。然而，电源较高导致的间接后果为驱动电路的门极钳位效果差，被驱动IGBT短路电流大大增加，IGBT损坏的风险增加。(2)推挽结构内部存在直通可能。可能存在推挽上下管之间直通的现象，导致开关电源瞬间饱和，影响整个系统供电，大大降低系统可靠性。(3)损耗较大。三极管饱和导通时有0.7V的饱和压降，在做驱动推挽级时，损耗较大，尤其在开关频率较高的场合，发热明显。

2、三极管推挽放大拓扑 (二)（见图2） 

该拓扑的优点：简单易用。

该拓扑的缺点：(1) 门极钳位效果差，抑制IGBT短路电流能力差。三极管在峰值驱动电流较大时，CE压降变得较高，且饱和导通时也存在一定的饱和压降。因此，为保证被驱动IGBT的Vge为+15V，电源电压必须做到+16~+17V。然而，电源较高导致的间接后果为驱动电路的门极钳位效果差，被驱动IGBT短路电流大大增加，IGBT损坏的风险增加。(2) 推挽结构内部存在直通。存在推挽上下管之间的直通，导致开关电源瞬间饱和，影响整个系统供电，大大降低系统可靠性。所谓直通，是指半桥拓扑中上管和下管同时导通造成一类短路的现象。这种现象危害性非常大，容易造成系统不可恢复性损坏。 (3) 损耗较大。三极管饱和导通时有0.7V的饱和压降，在做驱动推挽级时，损耗较大，尤其在开关频率较高的场合，发热明显。(4) 反逻辑。

3、MOS管挽放大拓扑 (一)（见图3）

该拓扑的优点：（1）门极钳位效果好，能够有效抑制IGBT短路电流。由于采用MOS管推挽拓扑，电源电压可以做到+15V，配合肖特基钳位二极管进行门极钳位，效果较好，能够有效抑制被驱动IGBT短路电流的增加，避免IGBT损坏。（2）损耗较低。MOS管做驱动推挽拓扑损耗较低，特别是在开关频率较高的场合，优势明显。（3） 简单易用。（4） 正逻辑。

该拓扑的缺点：（1）MOS管GS电压过高。MOS管GS要承受±23V电压，超过±20V，一般MOS管无法实现，必须购买特殊MOS管。（2）推挽MOS管的GS电压会受IGBT门极电压的影响。当门极电压抬升，随着IGBT的G点电压升高，上MOS管GS电压逐渐降低， MOS管的导通压降增加，导致IGBT门极电压为11V左右，远低于15V，IGBT不能完全开通。(3) 推挽结构内部存在直通可能。存在推挽上下管直通的可能，导致开关电源瞬间饱和，影响整个系统供电，大大降低系统可靠性。

4、MOS管推挽放大拓扑(二)（见图4）

该拓扑的优点：(1) 门极钳位效果好，能够有效抑制IGBT短路电流。由于采用MOS管推挽拓扑，电源电压可以做到+15V，配合肖特基钳位二极管进行门极钳位，效果较好，能够有效抑制被驱动IGBT短路电流的增加，避免IGBT损坏。(2) 损耗较低。MOS管做驱动推挽拓扑损耗较低，特别是在开关频率较高的场合，优势明显。(3) 简单易用。(4) 推挽MOS管的GS电压不受IGBT门极电压的影响。避免门极电平抬升带来的MOS管导通压降增加现象，被驱动IGBT 的门极电压可以达到正常15V，IGBT完全开通。

该拓扑的缺点：（1）MOS管GS电压过高。MOS管GS要承受±23V电压，超过±20V，一般MOS管无法实现，必须购买特殊MOS管。（2）推挽结构内部存在直通。存在推挽上下管直通，导致开关电源瞬间饱和，影响整个系统供电，大大降低了系统的可靠性。(3) 反逻辑。

现有IGBT驱动推挽电路存在的技术缺陷，归纳如下：

三极管推挽拓扑普遍存在以下技术问题：（1）门极钳位效果差， IGBT短路电流抑制能力差；（2）损耗较大；（3）推挽结构内部可能存在直通，系统整体可靠性差。

MOS管推挽拓扑普遍存在以下技术问题：（1）MOS管GS电压高于±20V，推挽电路可靠性差；（2）推挽结构内部可能存在直通，系统整体可靠性差；（3）MOS管的GS电压可能受到被驱动IGBT门极电压的影响，造成MOS管导通压降过大。

总体来说，采用三极管推挽拓扑没法实现有效的门极钳位，造成被驱动IGBT在短路发生时容易损坏，而采用MOS管推挽拓扑MOS管本身容易损坏，造成系统整体可靠性差。

发明内容

本发明所要解决的技术问题在于克服现有技术存在的缺陷，提出了一种绝缘栅双极晶体管门极驱动推挽电路，既可以配合有效的门极钳位，保证被驱动IGBT的可靠性，又可以保证推挽结构内部MOS管GS电压工作在安全区，同时还能避免推挽结构内部的直通现象，保证系统整体的可靠性。

本发明实现发明目的所采用的技术方案是：绝缘栅双极晶体管门极驱动推挽电路，包括驱动芯片和IGBT门极驱动电路，驱动芯片副边正负电源供电，正负电平输出；其特征是：还包括前级推挽电路、电平转换电路以及后级推挽电路；所述前级推挽电路、电平转换电路以及后级推挽电路共用驱动芯片副边的正负电源，驱动芯片的输出连接前级推挽电路的输入，前级推挽电路的输出与电平转换电路相连，电平转换电路的输出与后级推挽电路相连，后级推挽电路的输出与IGBT门极驱动电阻相连。

所述前级推挽电路由电阻R₁，PNP三极管Q₁和NPN三极管Q₂构成；电阻R₁一端与驱动芯片输出端相连，另一端与PNP三极管Q₁和NPN三极管Q₂的基极相连；PNP三极管Q₁的发射极和正电源相连，NPN三极管Q₂的发射极与负电源相连，PNP三极管Q₁的集电极作为输出送给后级电路，NPN三极管Q₂的集电极作为另一输出送给后级电路。

电平转换电路由电阻R₂、电阻R₃、电阻R₄依次串联构成；电阻R₂与正电源相连，电阻R₄与负电源相连；电阻R₂与电阻R₃的连接点（节点）O₁与前级推挽电路的PNP三极管Q₁集电极相连，同时作为电平转换电路的输出送给后级电路；电阻R₃与电阻R₄的连接点（节点）O₂与前级推挽电路的NPN三极管Q₂的集电极相连，同时作为电平转换电路的输出送给后级电路。

后级推挽电路包括电阻R₅、R₆、PMOS （P型MOS管，Q₃）和NMOS（N型MOS管，Q₄）；电阻R₅一端与电平转换电路的节点O₁相连，电阻R₅的另一端与PMOS的栅极相连，电阻R₆一端与电平转换电路的节点O₂相连，电阻R₆的另一端与NMOS的栅极相连。PMOS的源极与驱动芯片副边正电源相连，漏极作为输出O₃与IGBT门极驱动电路的开通电阻 R₇相连；NMOS的源极与驱动芯片副边负电源相连，漏极作为输出O₄与IGBT门极驱动电路的关断电阻 R₈相连。

前级推挽电路和电平转换电路结合在一起，为后级推挽电路的MOS管提供了互锁的驱动信号，且加入了硬件死区，避免MOS管推挽结构内部的直通，且MOS管的GS电压控制在±20V之内，保证了MOS管的可靠工作。

本发明的基本原理是：通用的驱动芯片输出正负电平的PWM信号，经过前级推挽电路和电平转换电路，变换成符合后级推挽电路的MOS管所需求的门极驱动电平，且经过变换的MOS管门极驱动电平信号具备互锁的特性，并加入了硬件死区时间。后级推挽电路连接被驱动IGBT，为IGBT门极驱动的直接推挽级，当Q₃打开时，通过驱动电阻R₇给IGBT门极充电，IGBT开通，当Q₄打开时，通过驱动电阻R₈给IGBT门极提供放电回路，IGBT关断。后级推挽结构采用MOS管结构，加上门极钳位的肖特基二极管D₁，两者共同组成了有效的门极钳位，有效限制了IGBT的短路电流，在短路发生时能够可靠保护IGBT。且IGBT关断时，门极电平被稳定在负电压，能够有效防止米勒效应造成的门极误导通。

本发明的工作过程波形见图7，图中，

当output输出高电平时，Q₂导通，Q₂将R₄短路，将Q₄的门极电压锁定在0V左右，保证Q₄不导通，通过R₂、R₃分压，保证Q₃的GS电压约为，高于-20V，保证了Q₃的可靠工作。Q₃导通，V_CC通过Q₃、R₇给IGBT门极充电，IGBT开通。当output输出低电平时，Q₁导通，Q₁将R₂短路，将Q₃的门极电压锁定在0V左右，保证Q₃不导通，通过R₃、R₄分压，保证Q₄的GS电压约为，低于20V，保证了Q₄的可靠工作。Q₄导通，IGBT门极通过Q₄、R₈放电，IGBT关断。当output电平在正负之间变化时，三极管Q₁、Q₂会发生直通现象，即一个管子还未完全关断，另外一个管子已经开通。对于中大功率的IGBT来说，R₇+R₈的值远小于R₃，即Q₁、Q₂直通的负载电流远小于Q₃、Q₄直通的负载电流，因此，Q₁、Q₂的直通几乎对系统稳定性没有影响，Q₃、Q₄的直通对系统可靠性会造成较大影响。当Q₁、Q₂直通现象发生时，Q₃、Q₄门极电压被锁定，Q₃、Q₄均关断，通过Q₁、Q₂的直通确保了Q₃、Q₄不会直通，给Q₃、Q₄加入了硬件死区时间。另外，当副边正负电源加在驱动芯片上之后，系统没发现PWM时，驱动芯片输出output为低，则Q₁导通，Q₄导通，IGBT关断。即系统初始上电时，IGBT门极电压为负，IGBT被封锁，保证了系统的可靠性。

本发明的技术效果如下：

第一，后级推挽结构采用MOS管，能够配合有效门极钳位，限制IGBT短路电流，提高IGBT工作可靠性；

第二，后级推挽结构内部不存在桥臂直通现象，提高系统整体可靠性；

第三，后级推挽结构MOS管GS电压绝对值低于20V，提高MOS管工作可靠性；

第四，驱动电路损耗较小；

第五，后级推挽结构MOS管GS电压不会受到IGBT门极电平的影响，IGBT能够可靠开关。

以上技术效果解决了传统IGBT驱动推挽结构普遍存在的技术问题，较大程度上提高了系统的可靠性。

附图说明

图1是三极管推挽放大电路拓扑图（一）。

图2是三极管推挽放大电路拓扑图（二）。

图3是MOS管推挽放大电路拓扑图 (一)。

图4是MOS管推挽放大电路拓扑图 (二)。

图5是本发明绝缘栅双极晶体管门极驱动推挽电路结构示意图。

图6是本发明绝缘栅双极晶体管门极驱动推挽电路图。

图7是本发明绝缘栅双极晶体管门极驱动推挽电路工作过程波形图。

图8是ACPL-332J的典型应用电路图。

图9是IGBT米勒效应示意图。

图10是IGBT门极钳位方式一示意图。

图11 是IGBT门极钳位方式二示意图。

图12 是IGBT门极钳位方式三示意图。

具体实施方式

下面结合附图和实施例，对本发明做进一步详细说明。

图5是本发明的配合有效门极钳位的负电压关断的IGBT驱动推挽电路的结构示意图，由驱动芯片、IGBT门极驱动电阻、门极驱动推挽电路构成。所述门极驱动推挽电路由前级推挽电路、电平转换电路、以及后级推挽电路构成。所述前级推挽电路、电平转换电路以及后级推挽电路共用驱动芯片副边的正负电源。驱动芯片的输出与前级推挽电路相连，前级推挽电路的输出与电平转换电路相连，电平转换电路的输出与后级推挽电路相连，后级推挽电路的输出与IGBT门极驱动电阻相连。

图6是本发明的配合有效门极钳位的负电压关断的IGBT驱动推挽电路的一个具体示例电路。驱动芯片指副边正负电源供电，正负电平输出的隔离驱动芯片，如ACPL-332J、ACPL-T350、ACPL-316J、ADUM3223，以ACPL-332J为例进行说明。前级推挽电路主要由电阻R₁、三极管Q₁和Q₂组成，电平转换电路由电阻R₂、R₃、R₄组成，后级推挽电路由电阻R₅、R₆、MOS管Q₃和Q₄组成。Q₅为被驱动IGBT，R₇为IGBT门极驱动电路的开通电阻，R₈为IGBT门极驱动电路的关断电阻，D₁为IGBT门极钳位二极管。

图6的具体实施方式中，正电源V_CC接入ACPL-332J的13脚，负电源V_EE接入ACPL-332J的9脚和12脚，被驱动IGBT的发射极接入ACPL-332J的16脚，ACPL-332J的11脚作为前级推挽电路的输入，接到电阻R₁的一端，C1和C2为支撑电容，C1连接在VCC与E之间，C2连接在E与VEE之间，为ACPL-332J和IGBT驱动电路提供能量。因本发明的重点在于IGBT驱动推挽电路，因此仅描述驱动光耦ACPL-332J与推挽电路的接口引脚，其它引脚的连接和外围电路在此不予赘述，ACPL-332J的典型应用电路参见图8。电阻R₁的另一端与三极管Q₁、Q₂的基极相连。三极管Q₁的发射极与正电源V_CC相连，三极管Q₂的发射极与负电源V_EE相连。电阻R₂的一端与正电源V_CC相连，另一端与电阻R₃的一端相连，该节点命名为O₁，电阻R₃的另一端与电阻R₄的一端相连，该节点命名为O₂，电阻R₄的另一端与负电源V_EE相连。三极管Q₁的集电极与O₁节点相连，三极管Q₂的集电极与O₂节点相连。电阻R₅的一端连接到Q₁节点，另一端与PMOS管Q₃的栅极相连。电阻R₆的一端连接到O₂节点，另一端与NMOS管Q₄的栅极相连。PMOS管Q₃的源极接入正电源V_CC，NMOS管Q₄的源极接入负电源V_EE。PMOS管Q₃的漏极连接到IGBT门极驱动电路的开通电阻R₇的一端，NMOS管Q₄的漏极连接到IGBT门极驱动电路的关断电阻R₈的一端。Q₅为被驱动IGBT，D₁为IGBT门极钳位二极管，R₇、R₈、D₁为IGBT驱动的外围器件，不在本发明的方案之内，在此不予赘述。IGBT驱动的其他外围器件也在此略过。本发明的IGBT驱动推挽电路能够有效配合D₁进行门极钳位，达到限制短路电流、保证IGBT可靠工作的目的。

正常工作时，驱动芯片output信号为PWM波，高电平近似为正电源V_CC，低电平近似为负电源V_EE。output通过基极电阻R₁驱动PNP三极管Q₁和NPN三极管Q₂。当output为V_CC时，NPN三极管Q₂导通，O₂电平被拉低到接近V_EE，将电阻R₄短路，锁定NMOS管Q₄的GS电压使其接近0V，则NMOS管Q₄不开通；与此同时，PNP三极管Q₁不导通，通过电阻R₃，R₅和三极管Q₂给MOS管Q₃门极充电，使PMOS管Q₃开通，当PMOS管Q₃的GS电压稳定后，（V_EE-V_CC）近似通过电阻R₂、R₃分压，将PMOS管Q₃的GS电压稳定在近似保证PMOS管Q₃的GS电压高于-20V，从而保证PMOS管Q₃的可靠工作，Q₃导通，则正电源V_CC通过Q₃和开通电阻R₇给IGBT门极充电，IGBT Q₅开通，IGBT门极稳定后GE电压保持在近似V_CC。当output为V_EE时，PNP三极管Q₁导通，Q₁电平被拉高到接近V_CC，将电阻R₂短路，锁定PMOS管Q₃的GS 电压使其接近0V，则PMOS管Q₃不开通；与此同时，NPN三极管Q₂不导通，正电源V_CC通过电阻R₃、R₆和三极管Q₁给NMOS管Q₄门极充电，使NMOS管Q₄开通，当NMOS管Q₄的GS电压稳定后，近似通过电阻R₃、R₄分压，将NMOS管Q₄的GS电压稳定在近似，保证NMOS管Q₄的门极电压低于+20V，从而保证NMOS管Q₄的可靠工作，Q₄导通，则IGBT门极通过Q₄和关断电阻R₈抽流到负电源V_EE，IGBT Q₅关断，IGBT门极稳定后GE电压保持在近似V_EE。

当系统初始上电时，驱动芯片ACPL-332J原边发光二极管不通，副边V_CC、V_EE得电后，输出output为近似V_EE。根据上述分析，此时三极管Q₁导通，NMOS管Q₄导通，IGBT Q₅的门极电压锁定在V_EE，IGBT Q₅被封锁，关断，系统可靠性高。

当output从V_CC变化到V_EE，三极管Q₂维持导通，三极管Q₁也会导通，虽然此时前级推挽电路桥臂两管Q₁、Q₂发生了直通，但是此回路中串联了电阻R₃，则负载电流较小，不会对电源产生影响，也不会影响系统可靠性。与此同时，三极管Q₁、Q₂的开通锁定了MOS管Q₃、Q₄的GS电压，保证MOS管Q₃、Q₄不导通，从而避免原本在上述MOS管推挽结构二中必然存在的MOS管直通问题。一般来说，IGBT驱动电阻R₇+R₈要远小于电阻R₃，对于中大功率IGBT来说这个差别尤其明显，所以后级推挽电路内部的直通危害性远大于前级推挽电路内部的直通危害性,前级推挽电路内部的直通不影响系统可靠性，而后级推挽电路内部的直通严重影响系统可靠性。因此本发明的推挽电路能够避免后级推挽电路的直通，提高系统可靠性。

本发明由于后级推挽电路采用MOS管推挽结构，与传统三极管推挽拓扑相比，开关过程中MOS管损耗较小，且稳态情况下MOS管压降较低，则V_CC可以刚好做到15V，不需要做到16~17V，从而能够配合肖特基二极管D₁进行有效门极钳位，限制IGBT的短路电流，提高系统可靠性。

在一个具体的实施方式中，V_CC为15V，V_EE为-8V。根据上述工作过程描述，MOS管Q₃开通瞬间，GS电压约为-11V，开通稳定后，GS电压约为-15V；MOS管Q₄开通瞬间，GS电压约为+11V，开通稳定后，GS电压约为+15V。可见，MOS管的GS电压被限制在安全工作范围±20V之内，解决了传统MOS管推挽结构的固有问题，提高系统可靠性。

作为其中一种较佳的实施方式，上述电阻R₁、R₂、R₃、R₄、R₅、R₆的阻值可分别为56Ω、650Ω、350Ω、650Ω、650Ω、650Ω。上述三极管Q₁、Q₂的型号可选择2SA1952、2SC5103。上述MOS管Q₃、Q₄的型号可选择IRFR9120NPBF、IRFR120NPBF。

上述本发明的配合有效门极钳位的负电压关断的IGBT驱动推挽电路，是利用MOS管的低导通压降实现驱动电源的降低，从而配合二极管进行有效的门极钳位，限制IGBT短路电流大小。同时利用前级三极管的结构和电平变换电路，限制后级MOS管的GS电压，并锁定后级MOS管，避免后级发生直通，保证MOS管工作在可靠区间内。本发明的推挽电路还具备正逻辑的特性，系统初始上电后能够可靠封锁IGBT。因此本发明具备配合有效门极钳位，损耗低，避免直通等特点，较大的提高了系统的可靠性。

本发明中开关Q₁、Q₂、Q₃、Q₄可根据被驱动IGBT灵活选择，相应的电阻阻值也随之进行更改，理论上对于任何电流的IGBT，本发明的驱动推挽电路均能适用。