半桥反激和正激

摘要

本公开涉及半桥反激和正激。本发明提供的电路包括：高端开关、低端开关、二极管、具有初级绕组和次级绕组的变压器和被连接到初级绕组的第一端子的输入端。高端开关具有源极、连接到驱动源的栅极和连接到初级绕组的第二端子的漏极。低端开关具有连接到地的源极、连接到驱动源的栅极和连接到高端开关的源极的漏极。该二极管被连接在高端开关的栅极和初级绕组的第一端子之间。当低端开关关闭，直到高端开关关闭时，该二极管与初级绕组和高端开关形成电流回路以循环电流。

说明书

相关申请的交叉引用

本申请要求于2012年1月31日提交的美国在先专利申请No. 13/362,100和于2012年3月30日提交的美国在先专利申请No.13/436,109 的优先权，其全部内容通过引用结合于此。

技术领域

本申请涉及开关，特别涉及级联开关。

背景技术

级联开关通常设计有两个或更多串联连接的MOSFET（金属氧化物 半导体场效应晶体管）或者IGBT（绝缘栅双极晶体管）。例如，在两个晶 体管级联开关中，一个晶体管耦接到负载，并且第二个晶体管被串联耦接 在第一晶体管和地面之间。该晶体管被接通和关断，以便按照要求或需要 切换负载电流。跨级联开关中包括的全部串联的功率晶体管分配负载电 压。例如，两个800V额定MOSFET可以被串联连接，用于开关1000V 或者更大的负载。

级联开关的普遍问题是如何驱动高端MOSFET或者IGBT，即最靠近 负载耦接的晶体管。在常规方法中，与电阻器串联的诸如齐纳二极管的高 电压电源被用于打开高端晶体管，并且流过高端晶体管的负载电流被用于 无源关掉晶体管。低端晶体管即最靠近地面耦接的晶体管，被用脉冲低电 压电源接通并关断。该方法的缺点是，无源关掉高端晶体管高度取决于负 载电流，并且在关掉高端晶体管期间，在低端晶体管电压限制器上存在高 的耗散。

发明内容

本文公开了实施方式，其中低电压电源被用于打开级联开关的高端晶 体管。这里所述的其他实施方式使用本地驱动级与负载电流无关地有源关 掉级联开关的高端晶体管。这些实施方式的各种可以如本文所述的彼此组 合，从而产生级联开关，其中低电压电源被用于打开该开关的高端晶体管， 并且该高端晶体管被与负载电流无关地有源地关闭。本文所述的另外的实 施方式提供了一部分，被用于关掉高端晶体管的关掉能量的恢复、雪崩保 护和无损耗开关。

根据电路的实施方式，该电路包括高端开关、低端开关、二极管、具 有初级绕组和次级绕组的变压器和被连接到初级绕组的第一端子的输入 端。高端开关具有源极、连接到驱动源的栅极和连接到初级绕组的第二端 子的漏极。低端开关具有连接到地的源极、连接到驱动源的栅极和连接到 高端开关的源极的漏极。该二极管被连接在高端开关的栅极和初级绕组的 第一端子之间。当低端开关关闭，直到高端开关关闭时，该二极管与初级 绕组和高端开关形成电流回路以循环电流。

根据开关负载的方法的实施方式，该方法包括：驱动连接到变压器的 初级绕组的第一端子的输入端，该变压器具有连接到负载的次级绕组；接 通或关断低端开关，该低端开关具有漏极、连接地的源极、连接到驱动源 的栅极；接通或关断高端开关，该高端开关具有连接到初级绕组的第二端 子的漏极、连接到低端开关的漏极的源极和连接到驱动源的栅极；以及当 低端开关关闭并且高端开关关闭时，在由初级绕组、高端开关和二极管形 成的回路中循环电流，其中二极管连接在高端开关的栅极和初级绕组的第 一端子之间。

根据电路的另一个实施方式，该电路包括具有初级绕组和次级绕组的 变压器、连接到初级绕组的第一端子的输入端、具有源极、连接到驱动源 的栅极和连接到初级绕组的第二端子的漏极的高端开关和具有连接到地 的源极、连接到驱动源的栅极和连接到高端开关的源极的漏极的低端开 关。二极管被连接在高端开关的栅极和初级绕组的第一端子之间。该二极 管适于在关闭高端开关期间使电流在具有初级绕组和高端开关的回路中 循环，并且当在高端开关关闭之后初级绕组断开连接时，电流经由变压器 中的磁场被转移到次级绕组。

本领域技术人员根据阅读下列详细说明和依据察看附图会认识到额 外特点和优点。

附图说明

附图的元件不必须相互之间按比例。类似的参考数字指示相应的类似 部分。各种所述实施方式的特征能够组合，除非其彼此排斥。实施方式在 附图中示出并且在随后的描述中详述。

图1示出包括负载和耦接到负载的级联开关的电路的方框图，该级联 开关具有有低电压电源输入的高端功率晶体管。

图2示出包括负载、耦接到负载的级联开关和用于与负载电流无关地 有源关闭级联开关的高端晶体管的装置的电路的方框图。

图3示出包括负载和耦接到负载的级联开关的电路的方框图，该级联 开关具有耦接到同一低电压电源输入的高端功率晶体管和低端功率晶体 管。

图4示出包括负载和耦接到负载的级联开关的电路的方框图，该级联 开关具有耦接到不同低电压电源输入的高端功率晶体管和低端功率晶体 管。

图5示出包括负载、耦接到负载的级联开关和能量恢复装置的电路的 方框图。

图6示出包括负载、耦接到负载的级联开关和用于与负载电流无关地 有源关闭级联开关的高端晶体管的双极晶体管的电路的方框图。

图7示出包括负载、耦接到负载的级联开关和用于与负载电流无关地 有源关闭级联开关的多个功率晶体管的双极晶体管的电路的方框图。

图8示出包括负载、耦接到负载的级联开关和用于级联开关的电压限 制电路的电路的方框图。

图9示出包括负载和耦接到负载并具有无损耗开关的级联开关的电 路的方框图。

图10示出半桥反激电路的方框图。

图11示出根据另一个实施方式的半桥反激电路的方框图。

图12示出半桥正激变换器电路的方框图。

图13示出根据另一个实施方式的半桥正激变换器电路的方框图。

具体实施方式

图1示出耦接到负载110的级联开关100的实施方式。该负载110 还被连接到输入源120。该级联开关100开关该负载电流，并且包括耦接 到负载110的第一功率晶体管102和与第一功率晶体管102串联耦接的第 二功率晶体管104，以便第二功率晶体管104在地面和第一功率晶体管102 之间。在一个实施方式中，级联晶体管102、104是功率MOSFET。在另 一个实施方式中，级联晶体管102、104是IGBT。在所有情况下，第二功 率晶体管104（在本文中也被称作低端晶体管或开关）响应于耦接到低端 晶体管104的栅极的脉冲低电压源130接通和关断。

第一功率晶体管102（在本文中也被称作高端晶体管或开关）响应于 与第二功率晶体管相同的脉冲源或者耦接到高端晶体管102的栅极的DC 源130接通和关断。在第一种情形中，级联开关100的两个晶体管102、 104从例如由控制电路提供的相同脉冲源驱动。在第二种情形中，低端晶 体管104是从脉冲源驱动的，并且高端晶体管102是从例如也由控制电路 提供的DC电源电压驱动。其中高端晶体管102是从DC电源电压驱动的 第二种方案对于例如1000V和更高的高电压应用可以是更有利的。在每种 情形中，根据这个实施方式高电压电源不被用于接通高端晶体管102。相 反，低电压打开驱动被用于级联开关100的高端和低端晶体管102、104 两者。

图2示出耦接到负载110的级联开关200的另一个实施方式。该级联 开关200具有与图1中相同的功率晶体管102、104的串联设置，然而高 端晶体管102被耦接到本地驱动级202，本地驱动级202与负载电流无关 地有源关闭高端晶体管102。该高端和低端功率晶体管102、104能够每个 都具有如上面参考图1所述的低电压输入源130，或者替换地相反高端晶 体管102可以具有高电压输入源。该高端晶体管102经由本地驱动级202 被与负载电流无关地有源关断。图1和图2中所示的实施例可以被组合从 而产生级联开关，其中低电压电源被用于打开高端晶体管102，并且该高 端晶体管102也被与负载电流无关地有源关闭。

图3示出耦接到负载的级联开关300的实施方式。根据本实施方式该 负载是变压器，具有初级绕组（P1）和次级绕组（S1）。该初级绕组P1 被连接到输入源V2，并且次级绕组S1经由整流二极管D3被连接到由电 压V3表示的负载。该级联开关300包括被耦接到初级绕组P1的高端 MOSFET Q2和在地面和高端MOSFET Q2之间串联耦接的低端MOSFET  Q1。根据这个实施方式，低端MOSFET Q1的栅极经由电阻器R1被耦接 到脉冲低电压源V1。高端MOSFET Q2的栅极经由电阻器R2和整流二极 管D4被耦接到与低端MOSFET Q1相同的脉冲低电压源V1。整流二极管 D4的阴极被连接到电阻器R2，并且阳极被连接到脉冲源V1。根据本实 施方式，级联开关300的功率晶体管Q1和Q2从相同的低电压脉冲源V1 驱动。

如图3所示的级联开关300进一步包括二极管D2，二极管D2起到 电压限制器的作用，用于将高端MOSFET Q2的栅源电压（V_gs）保持在安 全水平以下，例如低于20V。通常，脉冲低电压源V1的振幅低于该安全 水平（在这个实例中是20V），因此电压限制器二极管D2被提供作为安全 措施。高端MOSFET Q2的栅极还被耦接到整流二极管D5的阳极，整流 二极管D5的阴极被耦接到瞬时电压抑制（TVS）二极管D1的阴极。TVS 二极管D1的阳极被连接到地。TVS二极管D1起到高电压齐纳二极管的 作用。

在打开级联开关300期间，脉冲源V1打开低端MOSFET Q1，并且 整流二极管D4开始导通。在导通状态中，整流二极管D4通过电阻器R2 充电高端MOSFET Q2的输入电容，打开高端MOSFET Q2。

在关掉级联开关300期间，脉冲源V1关掉低端MOSFET Q1，这又 使Q1的漏源电压（V_ds）开始上升。当MOSFET Q1的V_ds达到TVS二极 管D1的阈值电压时，整流二极管D5开始导通，并且负载电流从低端 MOSFET Q1转移到TVS二极管D1。负载电流通过高端MOSFET Q2的 栅源电容器C_gs，C_gs放电。当C_gs放电时，该高端MOSFET Q2关闭。同 样，根据本实施方式，关闭高端MOSFET Q2取决于负载电流。当V_gs达 到电压限制器二极管D2的-Vf（正向电压）时，电流从C_gs转移到二极管 D2。电流流过电压限制器二极管D2，直到高端MOSFET Q2完全关闭。

图4示出类似于图3中所示的实施方式的级联开关400的实施方式， 然而低端MOSFET Q1是从脉冲源V1驱动的，并且高端MOSFET Q2是 从DC电源V4驱动的。图4中所示的实施方式可以对于例如1000V和更 高的高电压应用更有利。

下面描述级联开关的额外的实施方式。为了便于说明，在这些实施方 式的每个中，级联开关的高端和低端晶体管被示为连接到相同低电压脉冲 源。然而，如上所述该高端和低端晶体管能够被连接到不同输入源。

图5示出类似于图3中所示的实施方式的级联开关500的实施方式， 然而整流二极管D5的阴极代替TVS二极管被耦接到能量恢复电路510。 该能量恢复电路510包括电容器C1和C2和整流二极管D1、D10和D11。 该能量恢复电路510在关断级联功率晶体管Q1和Q2期间存储来自负载 的能量，并且在随后的功率晶体管Q1和Q2的开关循环期间重新使用所 存储的能量为负载供电。图5中所示的电路具有全波整流器520，全波整 流器520包括二极管D6、D7、D8和D9，用于整流向负载的AC输入源 V2。

在打开级联开关500期间，脉冲源V1打开低端MOSFET Q1，并且 整流二极管D4开始导通，通过电阻器R2充电高端MOSFET Q2的输入电 容。高端MOSFET Q2响应打开。在这里，电压限制器二极管D2维持高 端MOSFET Q2的V_gs低于如前面所述的安全水平。

在关闭级联开关500期间，脉冲源V1关闭低端MOSFET Q1，并且 Q1的V_ds相应地开始上升。当低端MOSFET Q1的V_ds达到总线电压的一 半（即，跨C1、D10、C2的电压的一半，或者换句话说整流输入电压）， 整流二极管D5开始导通，并且负载电流从低端MOSFET Q1转移到能量 恢复电路510的输入电容器C1。负载电流通过高端MOSFET Q2的C_gs。 当高端MOSFET Q2的C_gs响应于负载电流而放电时，高端MOSFET Q2 关闭。当高端MOSFET Q2的V_gs达到电压限制器二极管D2的-Vf时，电 流从C_gs转移到电压限制器二极管D2。电流流过二极管D2，直到高端 MOSFET Q2完全关闭。能量被容纳在能量恢复电路510的电容器C1中， 并且在级联开关500的下一个开关循环中被重新使用，从而提高效率，而 不是如图3和4中所示的实施方式完成的在TVS二极管上耗散能量。二 极管D1、D10、D11和电容器C1和C2一起形成无源因数校正电路，其 恢复部分开关能量。

图6示出类似于图3所示的实施方式的级联开关600的另一个实施方 式，然而提供了附加装置，该附加装置被耦接到高端MOSFET Q2的栅极， 并且与负载电流无关地有源关闭高端MOSFET Q2。根据本实施方式，该 装置是具有基极、发射极和集电极的双极结晶体管（BJT）Q3，其中基极 被耦接到整流二极管D4的阴极和整流二极管D2的阳极之间的节点，发 射极在整流二极管D2的阴极和电阻器R2之间的节点被耦接到高端 MOSFET Q2的栅极，并且集电极被耦接到高端MOSFET Q1和低端 MOSFET Q2的串联连接之间的节点。电阻器R3被耦接在BJT Q3的基极 和集电极之间。

在打开级联开关600期间，脉冲源V1打开低端MOSFET Q1，并且 整流二极管D2和D4开始导通并通过电阻器R2充电高端MOSFET Q2的 输入电容。高端MOSFET Q2响应打开。BJT Q3停止，因为Q3的基极发 射极电压（V_be）是负的。

在关闭级联开关600期间，脉冲源V1关闭低端MOSFET Q1，并且 Q1的V_ds开始上升。这依次使二极管D2和D4变为反向偏置，并且使得 BJT晶体管Q3导通并放电高端MOSFET Q2的C_gs，关闭Q2。在MOSFET Q1和Q2两者上的电压同时上升。根据本实施方式，高端MOSFET Q2的 关闭时间不取决于负载电流，意思指例如如单个MOSFET的情形中仍旧 存在关闭时间对负载电流的微小的相关性。该电路拓扑不产生关闭时间对 负载电流的任何附加相关性。

图7示出类似于图6中所示的实施方式的级联开关700的实施方式， 然而附加的功率晶体管Q4与第一和第二功率晶体管Q1和Q2串联耦接， 以便跨全部串联连接的功率晶体管分配应用到负载的电压。还以与BJT Q3 相同的配置设置附加的BJT Q5，用于与负载电流无关地有源关闭功率晶 体管Q4。更详细地，BJT Q5具有基极、发射极和集电极，其中基极被耦 接到整流二极管D4的阴极和整流二极管D1的阳极之间的节点，发射极 在整流二极管D1的阴极和电阻器R4之间的节点被耦接到功率晶体管Q4 的栅极，并且集电极被耦接到功率晶体管Q4和Q2的串联连接之间的节 点。电阻器R5被耦接在BJT Q5的基极和集电极之间。

在打开级联开关700期间，脉冲源V1打开MOSFET Q1，并且整流 二极管D5和D2开始导通并通过电阻器R2充电功率晶体管Q2的输入电 容。晶体管Q2响应地打开。BJT晶体管Q3截止，因为Q3的V_be是负的。 整流二极管D4和D1也开始导通并且通过电阻器R4充电功率晶体管Q4 的输入电容，并且Q4响应地打开。BJT晶体管Q5也截止，因为Q5的 V_be是负的。

在关闭级联开关700期间，脉冲源V1关闭MOSFET Q1，并且Q1 的V_ds开始上升。这依次使整流二极管D2和D5变为反向偏置，并且使得 BJT晶体管Q3导通并放电高端MOSFET Q2的C_gs。晶体管Q2响应地关 闭。类似地，整流二极管D1和D4变为反向偏置，并且BJT晶体管Q5 导通并放电MOSFET Q4的C_gs，并且Q4关闭。该电压在全部三个MOSFET Q1、Q2和Q4上同时上升。根据本实施方式，与用图6所示的实施方式 一样，MOSFET Q1、Q2和Q4的关闭时间不取决于负载电流，意思指例 如像用于单个MOSFET，仍旧可以存在关闭时间对负载电流的微小的相关 性。同时，该电路拓扑不产生关闭时间对负载电流的任何附加相关性。

在关闭期间，因为部件容许限度，级联开关中包括的一个功率晶体管 能够在其他的之前获得最大电压。这个晶体管进入雪崩模式，直到另一个 功率晶体管关闭。雪崩的持续时间是非常小的，例如小于20ns，并且在 功率晶体管上耗散的雪崩能量通常较好地低于晶体管的雪崩能量。然而， 如果功率晶体管不具有雪崩能力，那么能够引入电压限制器。

图8示出类似于图6所示的实施方式的级联开关800的实施方式，具 有附加的电压限制器电路。根据一个实施方式，第一电压限制器包括与 MOSFET Q1并联连接的整流二极管D6和TVS二极管D1。第二电压限制 器包括与MOSFET Q2并联连接的整流二极管D7和TVS二极管D8。TVS 二极管D1和D8起到高电压齐纳二极管的作用，从而分别保护MOSFET  Q1和Q2。第一和第二电压限制器通过防止或至少最小化雪崩条件保护 MOSFET Q1和Q2。根据另一个实施方式，设置整流二极管D5来代替二 极管D6、D1、D7和D8。整流二极管D5具有耦接到负载源V2的阴极和 耦接到低端MOSFET Q1的源的阳极，并且保护Q1不受雪崩条件。在这 个情形中，该低端MOSFET Q1经受输入电压，并且高端MOSFET Q2经 受变压器反射电压和由漏电感引起的尖峰。

进一步地，如本文中前面所述的能够对级联开关进一步增强。例如， 通过确保变压器反射电压等于负载输入电压并且当电压等于或者接近零 时打开级联开关，可以提供无损耗开关。

图9示出类似于图6所示的实施方式的级联开关900的实施方式。与 图6相比，如图9所示的级联开关900具有附加电容器C1和电阻器R4， 其中电容器C1与串联连接的MOSFET Q1和Q2并联耦接，并且电阻器 R4将脉冲电压源V1耦接到整流二极管D4的阳极。电阻器R4使得级联 开关900能够不对称开关，即打开和关闭时段不同。当MOSFET Q1和 Q2关闭时，电流从MOSFET Q1和Q2移动到电容器C1。该负载电流充 电电容器C1，并且在级联开关900上不存在损耗，因为当次级二极管D3 开始导通时，电容器C1由负载电流充电，直到电压达到某一值。当来自 变压器（P1/S1）的全部能量被释放到次级绕组S1时，二极管D3停止导 通，并且开始在开关电容（MOSFET+C1）和变压器电感之间摆动。当级 联开关900上的电压达到零时，开关900打开，并且电容器C1中存储的 关闭能量放电到负载输入源V2。

图10示出类似于图3中所示的实施方式的半桥反激电路的实施方式， 然而二极管D5被连接在高端开关Q2的栅极和连接输入源V2的初级绕组 P1的终端之间。根据本实施方式，在关断高端开关Q2期间二极管D5与 初级绕组P1和高端开关Q2形成电流循坏回路。

更详细地，高端开关Q2具有源极、栅极和漏极，其中栅极通过电阻 器R2和二极管D4连接到脉冲驱动源V1，漏极连接到初级绕组P1的第 二终端。低端开关Q1具有源极、栅极和漏极，其中源极连接到地，栅极 通过电阻器R1连接到脉冲驱动源V1，漏极连接到高端开关Q2。二极管 D5的阳极连接到高端开关Q2的栅极，并且二极管D5的阴极连接到初级 绕组P1的输入终端。

当低端开关Q1被关闭并且高端开关Q2处于关闭过程中时，二极管 D5、初级绕组P1和高端开关Q2形成电流回路。在高端开关Q2被关断后， 在这个回路中循环的电流被转移到变压器的次级绕组S1，保存能量并增 加电路效率。为此，二极管D3的阳极被连接到次级绕组S1的端子，并且 二极管D3的阴极被连接到负载。该负载由图10中的电压V3表示。在关 闭高端开关并且二极管D3正向偏置之后，初级绕组P1被断开连接时，二 极管D5将电流从回路经由变压器中的磁场转移到次级绕组S1。当关闭高 端开关Q2时，二极管D3变为正向偏置。高端开关Q2关闭，当在回路中 流动的电流放电高端开关Q2的栅源电容（C_gs）时，二极管D3变为正向 偏置。

由二极管D5、初级绕组P1和高端开关Q2形成的回路中的电流通过 高端开关Q2的栅源电容C_gs。当二极管D5正向偏置并且关闭高端开关 Q2时，形成电流回路。当高端开关Q2的漏源电压（V_ds）上升到在半桥 输入（V2）的电压水平之上时，二极管D5正向偏置。高端开关Q2的漏 源电压V_ds上升到在低端开关Q1开始关闭之后的时段的输入的电压水平 之上。当脉冲源V1无效时，低端开关Q1开始关闭。这又使低端开关Q1 的漏源电压V_ds开始上升。当低端开关Q1的V_ds达到输入电压V2时，二 极管D5开始导通，并且负载电流从低侧开关Q1转移到二极管D5。当二 极管D5导通并且高端开关Q2的C_gs放电时，能量被保存在由二极管D5、 初级绕组P1和高端开关Q2形成的电流回路中。

在高端开关Q2的C_gs完全放电并且Q2关闭之后，电压限制器二极 管D2维持电流回路。根据本实施方式，高端开关Q2的关闭取决于负载 电流。当高端开关Q2的栅源电压（V_gs）达到电压限制器二极管D2的正 向电压时，电流从高端开关Q2的C_gs转移到二极管D2。电流流过电压限 制器二极管D2，直到高端开关Q2完全关闭。当高端开关Q2关闭时，Q2 的漏源电压（V_ds）上升，直到次级绕组S1上的电压变为等于V3，并且 二极管D3开始导通，将能量从变压器的初级侧转移到次级侧。

图11示出类似于图10中所示的实施方式的半桥反激电路的实施方 式，然而高端开关Q2的栅极和低端开关Q1的栅极被连接到不同驱动源。 在如图10所示的实施方式中，两个开关栅极都连接到同一脉冲电压驱动 源V1。具体地，高端开关Q2通过电阻器R2和二极管D4被连接到脉冲 电压驱动源V1，低端开关Q1通过电阻器R1被连接到脉冲电压驱动源 V1。可见，开关Q1、Q2两者的栅极通过相同引脚（即，提供用于脉冲电 压驱动源V1的引脚）外部使用。

相比之下，图11示出连接到不同驱动源的高端开关Q2的栅极和低 端开关Q1的栅极。特别是，高端开关Q2的栅极通过电阻器R2和二极管 D4被连接到DC电压驱动源V4。该DC电压驱动源V4可以是为电路供 给的内部Vcc，因此高端开关Q2的栅极不可外部使用。低端开关的栅极 通过电阻器R1被连接到脉冲电压驱动源V1。该脉冲电压源V1是提供引 脚的外部源，因此低端开关Q1的栅极通过这个引脚可外部使用。例如， 该低端开关Q1可以在与高端开关Q2分离的半导体冲模上制造。在这个 情形中，低端开关Q1的栅极经由用于脉冲电压驱动源输入的引脚是外部 可使用的。根据本实施方式，高端开关Q2的栅极由内部DC电源电压V4 供电，因此不可经由引脚外部使用。

图12示出半桥正激变换器电路的实施方式。在开关导通相期间通过 变压器动作，半桥正激变换器将能量直接传递到正激变换器的输出。在打 开半桥开关期间，即Q1和Q2导通期间，存在两个平行的过程。在一个 过程中，二极管D7直接偏置（导通），并且电流从输入电压源V2通过变 压器（初级P1和次级S2有效）和感应器L1到负载，该负载由电阻器R3 和电容器C1的并联组合表示。在第二过程中，变压器的初级侧暴露于输 入电压源V2。在打开期间，磁化电流从零上升到值Im。

在当Q1和Q2关闭时的关闭期间，发生下列过程。该脉冲源输出变 为零，使得低端开关Q1关闭。这又使Q1的漏源电压（V_ds）上升。当Q1 的V_ds实现特定水平的输入电压输入时，电流分为两部分：负载电流路径 （通过L1）和磁化电流路径（通过D5）。

在负载电流路径中，二极管D7变为反向偏置并且最终关闭。这又使 二极管D6开始导通并且继续运载感应器L1电流。在磁化电流路径中， 二极管D5开始导通并且磁化电流放电高端开关Q2的栅源电容（C_GS）， 关闭Q2。当高端开关Q2关闭时，电压上升到输入电压V2的电平（例如 如果用于P1和S1的匝数相同，或者V2*Ns1/Np1），那么二极管D3开 始导通，使磁化电流返回输入电压源V2。

图13示出类似于图12中所示的实施方式的半桥正激变换器电路的实 施方式，然而在这里如例如参考图11所述，高端开关Q2的栅极和低端开 关Q1的栅极被连接到不同驱动源V4、V1。

诸如“第一”、“第二”等等的术语被用于描述各种元件、区、段等等， 并且不是意图限制。贯穿整个说明书，类似的术语涉及类似的元件。

如这里所使用的，术语“具有”、“含有”、“包含”、“包括”等等是开 放术语，其指示一定的元件或器件的存在，但不排除附加的元件或器件。 冠词“a”、“an”和“该”旨在包括复数以及单数，除非上下文中清楚地 给出相反指示。

应当理解，这里所述的各种实施方式的特征可以彼此合并，除非给出 明确地相反表示。

尽管这里已经说明并描述具体的实施方式，但是本领域技术人员应当 理解，在不偏离本发明的保护范围的情况下，多种替代和/或同等的实施可 以替代所示和所述的具体实施方式。本申请旨在涵盖这里讨论的这些具体 实施方式的任何修改或者变化。因此，旨在本发明仅仅由权利要求及其等 价物限定。