芯片容纳模块和用于形成芯片容纳模块的方法

摘要

本发明涉及芯片容纳模块和用于形成芯片容纳模块的方法。提供了一种芯片容纳模块，其包括被配置成承载一个或多个芯片的载体；该载体包括：第一多个开口，其中第一多个开口中的每个开口隔开第一预定距离，并且被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接；第二多个开口，其中第二多个开口中的每个开口隔开第二预定距离，并且被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接；并且其中由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开与第一预定距离和第二预定距离中的至少一个不同的距离。

说明书

技术领域

各个实施例通常涉及一种芯片容纳模块和一种用于形成芯片容纳模块的方法。

背景技术

传统上，如图1的图示100中所示，高电压功率半导体装置已被布置在离散的容纳模块（例如TO220-3，例如TO247-3）中以便确保高电压元件良好地彼此绝缘。因为这样的壳体通常是非常大的，这样的实践导致了高电压功率半导体壳体的巨大的板空间限制。

发明内容

一个实施例提供了一种芯片容纳模块，其包括被配置成承载一个或多个芯片的载体；该载体包括第一多个开口，其中第一多个开口中的每个开口隔开第一预定距离，并且被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接；该载体包括第二多个开口，其中第二多个开口中的每个开口隔开第二预定距离，并且被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接；并且其中由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开与第一预定距离和第二预定距离中的至少一个不同的距离。

附图说明

在附图中，贯穿不同图，相同的附图标记通常表示相同的部件。附图不一定依据比例，而重点通常在于说明本发明的原理。在以下的描述中，参照附图来描述本发明的各个实施例，其中：

图1示出了用于高电压芯片的壳体；

图2A示出了高电压应用灯镇流器电路；

图2B示出了与第二高电压芯片电连接的第一高电压芯片；

图3示出了用于单个芯片的芯片容纳模块；

图4A至4G示出了根据各个实施例的芯片容纳模块；

图5示出了用于形成芯片容纳模块的方法。

具体实施方式

以下的详细描述参照借助于图示而示出具体细节以及其中可以实践本发明的实施例的附图。

需要一种用于容纳高电压功率半导体装置的多芯片模块（MCM），以增加高电压应用中的功率半导体装置的集成密度。高电压应用可以包括高电压元件，例如AC/DC转换器、电机驱动器、功率因数校正装置和开关模式电源SMPS。

多芯片模块可以用于容纳多个离散元件，例如高电压芯片。高电压芯片可以彼此电连接，例如可以以半桥配置连接的芯片，例如可以以全桥配置连接的芯片。

图2A的图示200示出了根据一个实施例的、诸如包括半桥架构的灯镇流器电路202的高电压应用。灯镇流器电路202可以包括多个芯片，例如204、224、244。多个芯片中的每个包括高电压晶体管，例如CoolMOS? 500V晶体管，例如LightMOS? 600V晶体管。灯镇流器电路202可以包括多个芯片，例如电连接（例如以半桥配置电连接，例如以全桥配置电连接）的第一芯片204和第二芯片224。

第一芯片204可以包括在第一芯片204中形成的第一晶体管206，第一晶体管206包括例如第一源极/漏极端子的第一端子208、例如第二源极/漏极端子的第二端子212、以及例如栅极端子的第三端子214。

第二芯片224可以包括在第二芯片224中形成的第二晶体管226，第二晶体管226包括例如第一源极/漏极端子的第一端子228、例如第二源极/漏极端子的第二端子232、以及例如栅极端子的第三端子234。

灯镇流器电路202可以包括第三芯片244。第三芯片244可以包括在第三芯片244中形成的第三晶体管246，第三晶体管246包括例如第一源极/漏极端子的第一端子248、例如第二源极/漏极端子的第二端子252、以及例如栅极端子的第三端子254。

第一芯片204可以与第二芯片224连接。第一芯片204可以与第二芯片224电连接。第一芯片204可以经由导电接口238与第二芯片224电连接。

例如在第一芯片204中形成的晶体管206的第二源极/漏极端子212的第二端子212可以与例如在第二芯片224中形成的晶体管226的第一源极/漏极端子228的第一端子228电连接。例如在第二芯片224中形成的晶体管226的第二源极/漏极端子232的第二端子232可以与大容量电容器236的第一端子电连接。例如在第一芯片204中形成的晶体管206的第一源极/漏极端子212的第一端子208可以与大容量电容器236的第二端子电连接。

电源216可以被配置成向灯镇流器电路202提供范围从约85 V到约265 V的电压。电源216的第一端子可以连接到电阻器218的第一端子。电阻器218的第二端子可以连接到在第三芯片244中形成的晶体管246的第一端子248，并且进一步连接到二极管222的第一端子。晶体管246的第一端子248可以连接到二极管222的第一端子。晶体管246的第二端子252可以连接到电源216的第二端子。二极管222的第二端子可以连接到大容量电容器236的第一端子。晶体管246的第二端子252可以连接到大容量电容器236的第二端子。因此，大容量电容器236可以与晶体管246和二极管222并联连接。二极管222的第一端子可以包括二极管222的输入端子。二极管222的第二端子可以包括二极管222的输出端子。

二极管222的第二端子和大容量电容器236的第一端子可以连接到晶体管226的第二端子232。大容量电容器236的第二端子和晶体管246的第二端子252可以连接到晶体管206的第一端子208。

导电接口238可以连接到另一电阻器242的第一端子和电容器256的第一端子。电容器256的第二端子可以连接到晶体管206的第一端子208。电阻器242的第二端子可以连接到另一电容器258的第一端子。另一电容器258的第二端子可以连接到灯262的第一端子。电容器256的第二端子可以连接到灯262的第二端子。

在第一芯片204中形成的晶体管206可以包括高电压晶体管，例如LightMOS? 600V。在第一芯片224中形成的晶体管226可以包括高电压晶体管，例如LightMOS? 600V。在第三芯片244中形成的晶体管246可以包括高电压晶体管，例如CoolMOS? 500V。

多个高电压晶体管例如高电压功率晶体管，例如晶体管206、226、246，不能容纳在仅适用于容纳单个芯片的芯片容纳模块（诸如图3中所示的芯片模块）中。因此，需要一种例如多芯片模块的芯片容纳模块以容纳多个高电压芯片。例如多芯片模块的芯片容纳模块可以用于容纳包括彼此电连接的例如功率晶体管的一个或多个高电压芯片的电路的至少一部分。芯片容纳模块可以用于容纳多个彼此电连接（例如以半桥配置电连接，例如以全桥配置电连接）的晶体管。

如图2B的图示210中所示，例如多芯片模块的芯片容纳模块可以用于容纳电路的至少一部分，例如灯镇流器电路202的至少一部分，所述电路202的所述至少一部分包括彼此电连接（例如以半桥配置电连接，例如以全桥配置电连接）的第一芯片204和第二芯片224。芯片，例如第一芯片204，例如第二芯片224，可以包括半导体芯片。芯片，例如第一芯片204，例如第二芯片224，可以包括晶体管的至少一部分，例如高电压晶体管的至少一部分，例如功率晶体管的至少一部分。

图4A示出了根据一个实施例的芯片容纳模块400。芯片容纳模块400可以包括被配置成承载例如芯片204和芯片224的一个或多个芯片的载体464。

载体464可以包括第一多个开口466a、466b、466c，其中第一多个开口466a、466b、466c中的每个开口可以隔开第一预定距离x，并且可以被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接。

载体可以包括第二多个开口468a、468b、468c，其中第二多个开口468a、468b、468c中的每个开口可以隔开第二预定距离y，并且可以被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接。

如根据图4A描述的芯片容纳模块400可以包括第一和第二多个开口466a、466b、466c、468a、468b、468c，它们可以被配置成接纳包括例如芯片204，例如芯片244的芯片的至少一部分的芯片连接。例如芯片204，例如芯片244的芯片可以包括至少一个芯片连接。芯片连接可以包括导电元件，例如导电线，例如导电引脚，例如导电芯片焊盘。

第一多个开口466a、466b、466c和第二多个开口468a、468b、468c中的一个或多个可以均被配置成接纳包括导电元件、导电线、导电线和导电引脚中的至少一个的芯片连接。

第一和第二多个开口466a、466b、466c、468a、468b、468c中的一个或多个可以均被配置成接纳包括半导体功率晶体管的至少一部分的芯片连接。

由第一多个开口466a、466b、466c中的一个开口和第二多个开口468a、468b、468c中的一个开口构成的开口对可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离z。

将由第一多个开口466a、466b、466c中的一个开口和第二多个开口468a、468b、468c中的一个开口构成的开口对隔开的距离z可以比第一预定距离x和第二预定距离y中的至少一个大，并且第二电压值范围中的电压值比第一电压值范围中的电压值大出预定电压值。

开口对可以包括多个开口对，每个开口对由第一多个开口466a、466b、466c中的一个开口和第二多个开口468a、468b、468c中的一个开口构成，隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离z。

第一电压值范围中的电压值可以代表第一电压类中的电压值。因此，第一多个开口466a、466b、466c中的每个开口例如开口466a、开口466b和开口466c可以被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接。第一电压值范围可以属于具有处于从约0 V到小于约100 V之间的范围中的电压值的第一电压类，例如从约0 V到约25 V，例如从约0 V到约30 V，例如从约0 V到约40 V，例如从约0 V到约60 V，例如从约0 V到约75 V，例如从约0 V到约100 V。如果处于第一电压值范围内的电压相异小于100 V，则第一多个开口466a、466b、466c中的每个开口之间的隔开距离，即第一预定距离，可以小于1 mm。

第二电压值范围中的电压值可以代表第二电压类中的电压值。因此，第二多个开口468a、468b、468c中的每个开口例如开口468a、开口468b和开口468c可以被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接。第二电压值范围可以属于具有大于150 V的电压值的第二电压类。第二电压值范围可以属于具有处于从约150 V到小于约1700 V之间的范围中的电压值的第二电压类，例如从约150 V到约200 V，例如从约150 V到约250 V，例如从约150 V到约300 V，例如从约150 V到约600 V，例如从约150 V到约650 V，例如从约150 V到约1700 V。如果处于第二电压值范围内的电压相异小于100 V，则第二多个开口468a、468b、468c中的每个开口之间的隔开距离，即第二预定距离，可以小于约1 mm。

第一预定距离x和第二预定距离y可以相等。根据替选实施例，第一预定距离x可以不同于第二预定距离y。第一预定距离x和第二预定距离y中的至少一个可以小于约1 mm。第一预定距离x和第二预定距离y两者可以小于约1 mm。

预定电压可以代表第一电压类和第二电压类之间的电压差。预定电压值可以大于100 V，例如可以在从约100 V到约200 V的范围内。由用于提供处于第一电压值范围（即第一电压类）内的电压的第一多个开口466a、466b、466c中的一个开口和用于提供处于第二电压值范围（即第二电压类）内的电压的第二多个开口468a、468b、468c中的一个开口构成的开口对可以隔开大于2 mm的距离，例如2.7 mm的爬电距离。

芯片容纳模块400可以包括表面安装器件（SMD）封装，例如功率方形扁平无引线（PQFN）封装。芯片容纳模块400可以具有大于3:2的宽长比。芯片容纳模块400可以具有大于2:1的宽长比。

载体可以包括来自以下材料组的至少一个，该组由Cu、Ni、Fe、NiFe、Sn、S、P构成，例如小于5%的Sn，例如小于5%的S，例如小于5%的P。

根据图4B的芯片容纳模块410中所示的实施例，芯片容纳模块400的载体464可以被进一步配置成承载一个或多个元件484，例如驱动器集成电路。

关于芯片容纳模块400描述的特征的基本功能可应用于芯片容纳模块410。与关于芯片容纳模块400描述的特征相同的特征由相同的附图标记表示。

根据图4C的芯片容纳模块420中所示的实施例，芯片容纳模块400和410中的任一个的载体464可以进一步包括第三多个开口472a、472b、472c，其中第三多个开口472a、472b、472c中的每个开口可以隔开第三预定距离q，并且可以被配置成接纳用于向芯片提供处于第三电压值范围内的电压的芯片连接。

由第二多个开口468a、468b、468c中的一个开口和第三多个开口472a、472b、472c中的一个开口构成的开口对可以隔开与第一预定距离x、第二预定距离y和第三预定距离q中的至少一个不同的距离r。

第三电压值范围中的电压值可以代表第三电压类中的电压值。因此，第三多个开口472a、472b、472c中的每个开口例如开口472a、开口472b和开口472c可以被配置成接纳用于向芯片提供处于第三电压值范围内的电压的芯片连接。第三电压值范围可以属于具有大于150 V的电压值的第三电压类。第三电压值范围可以属于具有处于从约150 V到小于约1700 V之间的范围中的电压值的第三电压类，例如从约150 V到约200 V，例如从约150 V到约250 V，例如从约150 V到约300 V，例如从约150 V到约600 V，例如从约150 V到约650 V，例如从约150 V到约1700 V。如果处于第三电压值范围内的电压相异小于100 V，则第三多个开口472a、472b、472c中的每个开口之间的隔开距离，即第三预定距离q，可以小于约1 mm。

另一预定电压可以代表第二电压类和第三电压类之间的电压差。另一预定电压值可以大于100 V，例如可以在从约100 V到约200 V的范围内。由用于提供处于第二电压值范围（即第二电压类）内的电压的第二多个开口468a、468b、468c中的一个开口和用于提供处于第三电压值范围（即第三电压类）内的电压的第三多个开口472a、472b、472c中的一个开口构成的开口对可以隔开大于2 mm的距离，例如2.7 mm的爬电距离。

第一多个开口466a、466b、466c可以包括被配置成接纳用于向第一芯片204提供处于第一电压值范围内的电压的芯片连接的至少一个开口466a；并且第二多个开口468a、468b、468c可以包括被配置成接纳用于向第一芯片204提供处于第二电压值范围内的电压的芯片连接的至少一个开口468a、以及用于向第二芯片224提供处于第二电压值范围内的电压的至少一个其他开口468b。

第三多个开口472a、472b、472c可以包括被配置成接纳用于向第二芯片224提供处于第三电压值范围内的电压的芯片连接的至少一个开口472a。

第一多个开口466a、466b、466c可以包括被配置成接纳用于向在第一芯片204中形成的晶体管206的第一源极/漏极端子208提供处于第一电压值范围内的电压的芯片连接的至少一个开口466a、以及被配置成接纳用于向在第一芯片204中形成的晶体管206的栅极端子214提供处于第一电压值范围内的电压的芯片连接的至少一个其他开口466b；并且其中第二多个开口468a、468b、468c可以包括被配置成接纳用于向在第一芯片204中形成的晶体管206的第二源极/漏极端子212以及向在第二芯片224中形成的晶体管226的第一源极/漏极端子228提供处于第二电压值范围内的电压的芯片连接的至少一个开口468a、以及用于向在第二芯片224中形成的晶体管226的栅极端子234提供处于第二电压值范围内的电压的至少一个其他开口468b。

第三多个开口可以包括被配置成接纳用于向在第二芯片224中形成的晶体管226的第二源极/漏极端子232提供处于第三电压值范围内的电压的芯片连接的至少一个开口472a。

第一多个开口466a、466b、466c中的每个开口可以与第一多个开口466a、466b、466c中的相邻开口隔开第一预定距离x。例如，开口466a可以与相邻的开口466b隔开第一预定距离x，并且开口466b可以与相邻的开口466c隔开第一预定距离x。

第二多个开口468a、468b、468c中的每个开口可以与第二多个开口468a、468b、468c中的相邻开口隔开第二预定距离y。例如，开口468a可以与相邻的开口468b隔开第二预定距离y，并且开口468b可以与相邻的开口468c隔开第二预定距离y。

开口对可以包括由第一多个开口466a、466b、466c中的一个开口和第二多个开口468a、468b、468c中的一个开口构成的相邻开口对，并且可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离z。例如，第一多个开口466a、466b、466c中的开口466a和第二多个开口468a、468b、468c中的开口468a可以相邻并且可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离z，例如，第一多个开口466a、466b、466c中的开口466b和第二多个开口468a、468b、468c中的开口468b可以相邻并且可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离z。

将由第一多个开口466a、466b、466c中的一个开口466a和第二多个开口468a、468b、468c中的一个开口468a构成的相邻开口对隔开的距离可以大于第一预定距离x和第二预定距离中的至少一个，并且第二电压值范围中的电压值比第一电压值范围中的电压值大出预定电压值。

将由第二多个开口468a、468b、468c中的一个开口468a和第三多个开口472a、472b、472c中的至少一个开口472a构成的相邻开口对隔开的距离r可以不同于第一预定距离x、第二预定距离y和第三预定距离q中的至少一个。

当第三电压值范围中的电压值比第一电压值范围或第二电压值范围中的电压值大出另一预定电压值（例如，另一预定电压值可以在从约100 V到约200 V的范围内）时，将由第二多个开口468a、468b、468c中的一个开口468a和第三多个开口472a、472b、472c中的至少一个开口472a构成的相邻开口对隔开的距离r可以大于第一预定距离x、第二预定距离y和第三预定距离q中的至少一个。另一预定电压值可以不同于预定电压值。另一预定电压值可以等于预定电压值。

关于芯片容纳模块400、410和420描述的特征的基本功能可应用于下文描述的芯片容纳模块430。与关于芯片容纳模块400、410和420描述的特征相同的特征由相同的附图标记表示。

根据如图4D的芯片容纳模块430中所示的实施例，芯片容纳模块400、410和420中的任一个的载体464可以被进一步配置成承载一个或多个元件484，例如驱动器集成电路。

根据如图4E的芯片容纳模块440中所示的实施例，芯片容纳模块400、410、420和430中的任一个可以包括单个第三开口472a，而非第三多个开口472a、472b、472c。

第三开口472a可以被配置成接纳用于向芯片提供处于第三电压值范围内的电压的芯片连接；其中由第二多个开口中的一个开口和第三开口472a构成的相邻开口对可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离r，例如其中由第二多个开口中的一个开口468a和第三开口472a构成的相邻开口对可以隔开与第一预定距离x和第二预定距离y中的至少一个不同的距离r。第三开口472a可以被配置成接纳用于向第二芯片224提供处于第三电压值范围内的电压的芯片连接。特征（开口472a）的功能以及关于芯片容纳模块400、410、420和430描述的其他特征的基本功能可应用于芯片容纳模块440。与关于芯片容纳模块420和430描述的特征相同的特征由相同的附图标记表示。

根据如图4F的芯片容纳模块450中所示的实施例，芯片容纳模块400、410、420、和430中的任一个可以包括被配置成承载一个或多个芯片（例如芯片204和芯片224）的载体464。

载体464可以包括第一多个开口，其中第一多个开口中的每个开口可以隔开第一预定距离（未示出），并且可以被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接。

该载体可以包括第二多个开口，其中第二多个开口中的每个开口可以隔开第二预定距离（未示出），并且可以被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接。

由第一多个开口中的一个开口466a和第二多个开口中的一个开口468b构成的开口对可以隔开距离z，其中z可以是等于或大于爬电距离的距离，例如第一多个开口中的一个开口中的电连接和第二多个开口中的一个开口中的电连接之间的最小距离，以防止载体464的表面的长期劣化。

载体464可以被进一步配置成承载一个或多个元件474，例如用于供电电压的电连接，元件476和478，例如用于提供控制电压的外部端子，例如外部地端子482。载体464可以包括接纳用于提供供电电压474的电连接的至少一个开口488a。载体464可以包括均接纳用于提供控制电压476和478的电连接的一个或多个开口492a、494a。载体464可以包括接纳用于提供外部地电压482的电连接的至少一个开口496a。

由被配置成接纳芯片连接（被配置成接纳用于提供供电电压474的电连接）的一个开口488a和被配置成接纳用于提供控制电压476的电连接的开口492a构成的开口对可以隔开距离z。

由第一多个开口中的一个开口466a和被配置成接纳用于提供控制电压478的电连接的开口494a构成的开口对可以隔开距离z。

开口466a，即第一多个开口466a、466b、466c中的至少一个开口466a可以被配置成接纳来自例如第一芯片204的芯片的电连接，其中由开口466a接纳的电连接可以包括芯片的背面，例如芯片的功率晶体管的漏极区域。开口468b，即第二多个开口466a、466b、466c、466c中的至少一个开口468a可以被配置成接纳来自例如第二芯片224的芯片的电连接，其中由开口468a接纳的电连接可以包括芯片的背面，例如芯片的功率晶体管的漏极区域。例如电连接到由开口488a、492a、494a、496a接纳的每个元件474、476、478、482的端子的导电连接可以包括导电元件，例如导电线，例如导电引脚，例如导电芯片焊盘。

根据如图4F的芯片容纳模块460中所示的实施例，芯片容纳模块400、410、420、430、440和450中的任一个的载体464可以被进一步配置成承载一个或多个元件484，例如驱动器集成电路。载体464可以包括被配置成接纳用于向例如驱动器集成电路的一个或多个元件484提供电压的芯片连接的一个或多个开口486a。由被配置成接纳用于向一个或多个元件484提供电压的芯片连接的一个开口486a和第一多个开口中的一个开口466a构成的开口对可以隔开距离z。由被配置成接纳用于向一个或多个元件484提供电压的芯片连接的一个开口486a和第二多个开口中的一个开口468a构成的开口对可以隔开距离z（未示出）。

根据一个实施例，芯片容纳模块400、410、420、430、440、450和460中的任一个的载体464可以被配置成承载被电连接以形成电路的第一芯片204、第二芯片224、一个或多个元件484、474、476、478、482。载体464可以被配置成包括多个开口，每个开口被配置成接纳用于向第一芯片204、第二芯片224以及一个或多个元件484、474、476、478、482提供电压的电连接。一个或多个相邻开口隔开最小距离z，使得当由针对电路的相邻电连接提供的电压差超过预定电压时，电连接隔开至少最小距离z。多个开口可以根据由开口接纳的每个端子提供的电压的大小而具有不同的尺寸。因此，接纳提供处于较低电压类的范围内的电压的电连接（例如导电引脚、导电线、导电引脚）的开口，可以小于接纳提供处于较高电压类的范围内的电压的端子（例如在芯片背面的漏极区域）的开口。

根据一个实施例，载体464可以由两个thinpak 6×5芯片容纳模块形成，它们在通过例如锯切的封装分割期间在一个封装边缘处保持连接。

在图5的图示500中公开了用于形成根据各个实施例的芯片容纳模块的方法，该方法包括（在510中）：

形成用于承载一个或多个芯片的载体；

该载体包括第一多个开口，其中第一多个开口中的每个开口隔开第一预定距离，并且能够接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接；

该载体包括第二多个开口，其中第二多个开口中的每个开口隔开第二预定距离，并且能够接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接；以及

其中由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开与第一预定距离和第二预定距离中的至少一个不同的距离。

公开了根据各个实施例的芯片容纳模块，该芯片容纳模块包括被配置成承载一个或多个芯片的载体；该载体包括第一多个开口，其中第一多个开口中的每个开口隔开第一预定距离，并且被配置成接纳用于向芯片提供处于第一电压值范围内的电压的芯片连接；该载体包括第二多个开口，其中第二多个开口中的每个开口隔开第二预定距离，并且被配置成接纳用于向芯片提供处于第二电压值范围内的电压的芯片连接；并且其中由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开与第一预定距离和第二预定距离中的至少一个不同的距离。

根据一个实施例，将由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开的距离比第一预定距离和第二预定距离中的至少一个大，并且第二电压值范围中的电压值比第一电压值范围中的电压值大出预定电压值。

根据一个实施例，预定电压值可以在从约100 V到约200 V的范围内。

根据一个实施例，该对包括由第一多个开口中的一个开口和第二多个开口中的一个开口构成的多个开口对，所述多个开口对隔开与第一预定距离和第二预定距离中的至少一个不同的距离。

根据一个实施例，第一多个开口包括被配置成接纳用于向第一芯片提供处于第一电压值范围内的电压的芯片连接的至少一个开口；以及其中第二多个开口包括被配置成接纳用于向第一芯片提供处于第二电压值范围内的电压的芯片连接的至少一个开口、以及用于向第二芯片提供处于第二电压值范围内的电压的至少一个其他开口。

根据一个实施例，该载体进一步包括第三开口，该第三开口被配置成接纳用于向芯片提供处于第三电压值范围内的电压的芯片连接；其中由第二多个开口中的一个开口和第三开口构成的开口对隔开与第一预定距离、第二预定距离中的至少一个不同的距离。

根据一个实施例，第三开口被配置成接纳用于向第二芯片提供处于第三电压值范围内的电压的芯片连接。

根据一个实施例，该载体进一步包括第三多个开口，其中第三多个开口中的每个开口隔开第三预定距离，并且被配置成接纳用于向芯片提供处于第三电压值范围内的电压的芯片连接；其中由第二多个开口中的一个开口和第三多个开口中的一个开口构成的开口对隔开与第一预定距离、第二预定距离和第三预定距离中的至少一个不同的距离。

根据一个实施例，第三多个开口包括被配置成接纳用于向第二芯片提供处于第三电压值范围内的电压的芯片连接的至少一个开口。

根据一个实施例，第一多个开口包括被配置成接纳用于向在第一芯片中形成的晶体管的第一源极/漏极端子提供处于第一电压值范围内的电压的芯片连接的至少一个开口、以及被配置成接纳用于向在第一芯片中形成的晶体管的栅极端子提供处于第一电压值范围内的电压的芯片连接的至少一个其他开口；以及其中第二多个开口包括被配置成接纳用于向在第一芯片中形成的晶体管的第二源极/漏极端子以及向在第二芯片中形成的晶体管的第一源极/漏极端子提供处于第二电压值范围内的电压的芯片连接的至少一个开口、以及用于向在第二芯片中形成的晶体管的栅极端子提供处于第二电压值范围内的电压的至少一个其他开口。

根据一个实施例，第三开口包括被配置成接纳用于向在第二芯片中形成的晶体管的第二源极/漏极端子提供处于第三电压值范围内的电压的芯片连接的至少一个开口。

根据一个实施例，第三多个开口包括被配置成接纳用于向在第二芯片中形成的晶体管的第二源极/漏极端子提供处于第三电压值范围内的电压的芯片连接的至少一个开口。

根据一个实施例，第一多个开口和第二多个开口可以被配置成接纳包括导电引脚的芯片连接。

根据一个实施例，第一多个开口和第二多个开口可以被配置成接纳包括半导体芯片的至少一部分的芯片连接。

根据一个实施例，第一多个开口和第二多个开口可以被配置成接纳包括半导体功率晶体管的至少一部分的芯片连接。

根据一个实施例，第一预定距离和第二预定距离中的至少一个是约1 mm。

根据一个实施例，由第一多个开口中的一个开口和第二多个开口中的一个开口构成的开口对隔开大于2 mm的距离。

根据一个实施例，第一电压范围的电压值介于约0 V至100 V之间。

根据一个实施例，第二电压范围的电压值大于150 V。

根据一个实施例，第三电压范围的电压值大于150 V。

根据一个实施例，该载体包括来自以下材料组的至少一个，该组由Cu、Ni、Fe、NiFe、Sn、S、P构成。

根据一个实施例，载体被进一步配置成承载驱动器集成电路。

各个实施例说明性地提供了用于例如表面安装器件的多个高电压芯片的芯片容纳模块，特别地用于高电压芯片的电压端子之间的距离隔开的设计规则。用于向芯片提供高电压的开口和用于向芯片提供低电压的开口之间的距离大于用于向芯片提供低电压的开口和用于向芯片提供低电压的另一开口之间的距离。

例如用于HV半桥的多芯片模块的芯片容纳多芯片模块增加了电路的集成密度。此外，由于已提供高电压多芯片模块的接触部的最优爬电距离，因此不再需要考虑爬电间距，例如两个传导接触部之间的最小间距。

尽管参照具体实施例特别地示出并描述了本发明，但是本领域技术人员应理解，在不偏离如所附权利要求限定的本发明的精神和范围的情况下可以在这里进行形式和细节上的各种改变。因此本发明的范围由所附权利要求限定，并且因此旨在涵盖落在权利要求的等同物的含义和范围内的所有改变。