光纤视频图像传输系统及传输方法

摘要

本发明提供了一种光纤视频图像传输系统，包括LVDS视频数据输入模块、LVDS视频数据输出模块、VGA视频数据输出模块、核心处理器FPGA、给FPGA加载程序的PROM、LVDS时钟输入模块、光纤收发器、电源系统，其中VDS视频数据输入模块、LVDS视频数据输出模块、VGA视频数据输出模块、给FPGA加载程序的PROM、LVDS时钟输入模块、光纤收发器均连接到核心处理器FPGA，电源系统给各模块供电。本发明还提供了一种采用该光纤视频图像传输系统进行图像传输的方法。本发明的优点在于：用FPGA实现协议可以多变，省去采购多个芯片的麻烦，并且节省成本，FPGA的ROCKETIO单通道速率可以支持到6.5Gbps，满足了大部分的速率需求，光纤通道的高达千兆的带宽为音视频大容量数据提供了可能。

说明书

技术领域

本发明涉及传输技术，具体是一种光纤视频图像传输系统和传输方法 。

背景技术

现有视频传输系统中常用的是一种基于FC-AV的通信协议，专用的FC- AV的通信协议芯片它的图像分辨率是特定的，即使有变化是一定范围 内的，并且FC-AV的通信协议有很多分支，所以FC-AV的通信协议是多 变的。但是，专用的FC-AV的通信协议芯片几乎都是来自国外，因此导 致高速率的专用芯片采购困难，成本高。

现代数字视频图像传输方式有以下几种：

1、数字并行总线；

2、串行总线：LVDS（Low-Voltage Differential Signaling 低压 差分信号）、DVI（Digital Visual Interface、数字视频接口）、 HDMI（High Definition Multimedia Interface，高清晰度多媒体 接口））等，他们之中速率较高的是： DVI单通道串行最大速率为1 65MHz，HDMI单通道串行最大速率为340MHz；

3、光纤通道(Fiber Channel)传输方式：利用光纤作为传输介质；传 输的内容为高数据量、高速率的非压缩视频图像；特别针对超长距离 、高分辨率、恶劣的电磁环境的图像传输。

对比以上的传输方法，光纤通道(Fiber Channel)的传输方式有着 自己的特色和优势。

光纤通道(Fiber Channel)传输方式相应优势和特点：

1.光纤、铜缆、屏蔽双绞线就这几种传输介质而言光纤的价格相对低 廉，在成本上有优势；

2.光纤单通道用到的串行传输速率可达到6.5Gbps，相对DVI单通道串 行最大速率为165MHz，HDMI单通道串行最大速率速率为340MHz。带宽 优势明显可适用于不同模块间大规模应用数据( 如音频、视频数据流 ) 交换；

3.低成本的铜线支持25m以上的距离传输,多模光纤传输距离为0.5km,  单模光纤传输距离为10km；

4.高可靠性与实时性：多种错误处理策略, 32 位CRC；传输位差错 率低于10 – 12；端到端传输延迟量级小于10us；

5.统一性与可扩展性：可方便地增加和减少节点以满足不同应用的需 求, 拓扑结构灵活, 支持多层次系统互连。

发明内容

本发明要解决的技术问题是提供一种协议可以多变、省去采购困难同 时成本较低并且传输速率高的光纤视频图像传输系统和传输方法。

本发明采用以下技术方案解决上述技术问题的：一种光纤视频图像传 输系统，包括LVDS视频数据输入模块、LVDS视频数据输出模块、VGA视 频数据输出模块、核心处理器FPGA、给FPGA加载程序的PROM、LVDS时 钟输入模块、光纤收发器、电源系统，其中 VDS视频数据输入模块、LVDS视频数据输出模块、VGA视频数据输出模 块、给FPGA加载程序的PROM、LVDS时钟输入模块、光纤收发器均连接 到核心处理器FPGA，电源系统给各模块供电。

其中所述核心处理器FPGA包括依序连接的数据输入模块、像素压包模 块、第一FIFO缓冲器模块、协议状态机模块、CRC校验模块、通信协议 数据输出模块、ROCKETIO模块、通信协议数据接收模块、接收CRC校验 模块、数据输出模块、像素解包模块、第二FIFO缓冲器模块、图像显 示模块，其中协议状态机模块还有一输出端同时连接到数据输入模块 、像素压包模块、第一FIFO缓冲器模块，接收CRC校验模块的另一个输 出端连接到通信协议数据接收模块，所述光纤收发器与核心处理器FP GA的ROCKETIO模块相连。

本发明还提供了一种采用所述的光纤视频图像传输系统进行图像传输 的方法。

本发明的优点在于：

1、采用FPGA的方案克服现有采用专用FC-AC芯片的缺点：

（1）用FPGA实现协议可以多变，根据不同的协议可以来专门设计比专 用芯片灵活，可以同时运行两种以上的协议。若采用专用芯片则必须 要采购多个芯片而且特殊的协议可能还没有相关的专用芯片；

（2）FPGA可以同时实现多个通道相当于好几个专用芯片在工作，所以 一定程度上要比用多个专用芯片节省成本；

（3）FPGA的ROCKETIO单通道速率可以支持到6.5Gbps，满 足了大部分的速率需求；

2、采用光纤通道(Fiber Channel)的优点在于提供了一种具有最佳数 据通道和网络性能的系统互连的解决方法，其高达千兆的带宽为音视 频大容量数据提供了可能。

附图说明

图1是本发明光纤视频图像传输系统的硬件框图。

图2是核心处理器FPGA内部数据流处理流程图。

具体实施方式

本发明涉及一种基于FPGA（Field－Programmable Gate Array，即 现场可编程门阵列）与光纤通道(Fiber Channel)的GHz的高速串行传 输方法，采用大规模现场可编程门阵列FPGA作为开发平台实现视频图 像的高速传输。FPGA将输入的视频图像数据流在FPGA中进行处理从而 满足FC-AV的通信协议的数据链路格式，然后通过FPGA的ROCKETIO将数 据送给光纤接口再通过光纤与外界通信，提供的具体技术方案如下所 述。

请参阅图1和图2所示。图是本发明光纤视频图像传输系统的硬件框图 ，该光纤视频图像传输系统包括：LVDS视频数据输入模块、LVDS视频 数据输出模块、VGA视频数据输出模块、核心处理器FPGA、给FPGA加载 程序的PROM、LVDS时钟输入模块、光纤收发器、电源系统，其中VDS视 频数据输入模块、LVDS视频数据输出模块、VGA视频数据输出模块、给 FPGA加载程序的PROM、LVDS时钟输入模块、光纤收发器均连接到核心 处理器FPGA，电源系统给 各模块供电。

作为一个具体的实施案例，核心处理器PGA选择的是XILINX公司 VIR TEX-5 系列中的XC5VFX70T；LVDS视频数据输入模块选择的是NATION AL SEMICONDUCTOR公司的DS90CF386；LVDS视频数据输出模块选择的 是NATIONAL SEMICONDUCTOR公司的DS90CF385；LVDS时钟输入模块选 择的是PLETRONICS公司的LV9920DEV-212. 5M；VGA视频数据输出模块 选择的是ANALOG DEVICES公司的ADV7123；光纤收发器选择的是成都 贝岭 GIGAC GACS-8526-02X；电源系统选择的是LINEAR 公司 LT M4616；PROM选择的是XILINX 公司XCF32PVOG48。当然，各模块不限 于使用上述模块，也可以使用现有的具有相同功能的其他厂家的模块 。

图2是核心处理器FPGA内部的框架及数据流处理流程图，所述核心处理 器FPGA包括依序连接的数据输入模块、像素压包模块、第一FIFO（(F irst Input First Output，先入先出队列）缓冲器模块、协议状 态机模块、CRC校验模块、通信协议数据输出模块、ROCKETIO模块、通 信协议数据接收模块、接收CRC校验模块、数据输出模块、像素解包模 块、第二FIFO缓冲器模块、图像显示模块，其中协议状态机模块还有 一输出端同时连接到数据输入模块、像素压包模块、第一FIFO缓冲器 模块，接收CRC校验模块的另一个输出端连接到通信协议数据接收模块 ，所述光纤收发器与核心处理器FPGA的ROCKETIO模块相连。

采用该光纤视频图像传输系统进行图像传输的方法包括下述步骤：

步骤1.发送：

外部LVDS格式视频数据送入LVDS视频数据输入模块，LVDS视频数据输 入模块将LVDS信号转成TTL信号送入核心处理器FPGA；核心处理器FPG A中的数据输入模块将接收到的有效像素数据送入像素压包模块；像素 压包模块对送入的每个像素数据进行处理后送入第一FIFO缓冲器模块 进行缓存；当第一FIFO缓冲器模块数据量没有达到预定值，则核心处 理器FPGA让数据输入模块、像素压包模块、第一FIFO缓冲器模块、协 议状态机模块三个同时复位，当第一FIFO缓冲器模块数据量达到预定 值后，协议状态机模块开始从第一FIFO缓冲器读取数据，同时将这些 像素数据形成特定的FC-AV通信协议的数据链路格式，然后将这些数据 送入CRC校验模块；CRC校验模块将数据和CRC计算值给通信协议数据输 出模块，通信协议数据输出模块将CRC计算值加入到通信协议的数据链 路中后将数据送入ROCKETIO模块，ROCKETIO模块将并行数据变成GHz高 速串行信号给光纤收发器，光纤收发器再将电信号转成光信号通过光 纤将数据传输出去。

步骤2.接收：

外界数据通过光纤送入光纤收发器；光纤收发器将光信号转成电信号 即GHz高速串行信号送入ROCKETIO模块；ROCKETIO模块将GHz高速串行 信号变成并行数据送入通信协议数据接收模块；通 信协议数据接收模块将接收到的数据提取出有效数据送入接收CRC校验 模块；接收CRC校验模块若发现接收CRC校验错误，核心处理器FPGA会 让通信协议数据接收模块复位，若没有CRC校验错误则接收CRC校验模 块将数据送入数据输出模块；数据输出模块将有效像素数据送入像素 解包模块；像素解包模块将原来压包的数据进行还原，然后送入第二 FIFO缓冲器模块；第二FIFO缓冲器模块将输入的数据进行缓存；当第 二FIFO缓冲器模块数据量达到预定值后，图像显示模块从第二FIFO缓 冲器读取一定的数据然后送入LVDS视频数据输出模块和VGA视频数据输 出模块；LVDS视频数据输出模块和VGA视频数据输出模块将收到的数据 送至显示屏显示。

以上所述仅为本发明创造的较佳实施例而已，并不用以限制本发明创 造，凡在本发明创造的精神和原则之内所作的任何修改、等同替换和 改进等，均应包含在本发明创造的保护范围之内。