金钥传送方法、存储器控制器与存储器储存装置

摘要

一种金钥传送方法、存储器控制器与存储器储存装置。该金钥传送方法，用于将金钥从缓冲存储器中传送至加解密单元。本方法包括将金钥的多个位逻辑地分割成多个金钥区段，其中各金钥区段具有起始位置与区段长度。本方法亦包括根据各金钥区段的起始位置与区段长度设定对应各金钥区段的传输长度，并且根据各金钥区段的起始位置与传输长度，从该金钥的位中指派属于各金钥区段的传输位串。本方法还包括决定各金钥区段的传送顺序，并且按照此传送顺序，将属于各金钥区段的起始位置、区段长度与传输位串传送至加解密单元。基此，本方法能够安全地将金钥从缓冲存储器传送至加解密单元。

说明书

技术领域

本发明涉及一种金钥传送方法，特别是涉及一种将金钥从缓冲存储器中经由总线传送至加解密单元的方法，以及使用此方法的存储器控制器与存储器储存装置。 

背景技术

数字相机、手机与MP3在这几年来的成长十分迅速，促使消费者对储存媒体的需求也急遽增加。由于可复写式非易失性存储器(rewritable non-volatile memory)具有数据非易失性、低耗电、体积小、无机械结构且读写速度快等特性，最适合用在便携式电子产品，例如手机、个人数字助理与笔记型计算机等。因此，近年来，快闪存储器产业成为电子产业中相当热门的一环。由于可复写式非易失性存储器装置体积小、容量大且携带方便，因而广泛被运用在个人数据的储存上。然而，当可复写式非易失性存储器装置不小心遗失时，其所储存的大量数据也可能随之被盗用。为解决此问题，通常会在可复写式非易失性存储器装置中设置一加解密单元，以防止数据被咨意地读取或盗用。 

一般而言，常用的加解密法则(如AES与DES等)在使用前都必须先输入1至3把金钥。传统上，在实作硬件时，通常会一次将所有金钥写入加解密单元的寄存器(register)中。然而，从数据总线(data bus)或者副通道(side channel)的观点来看，这种做法隐含着金钥被侧录的风险。图1是根据现有技术所绘示的传送金钥的示意图。请参考图1，在使用加解密单元1之前，必须先将金钥252a从缓冲存储器252中传送至加解密单元1的金钥寄存器1a中。通常，现有技术会一次将金钥252a写入加解密单元1的金钥寄存器1a，如此，金钥252a的内容将连续不间断地出现在数据总线401上。因此，在金钥252a的传送期间，第三者便能够在数据总线401上进行探测(probe)，或者通过量测能量变异、功率损失等方式，而获取金钥的内容。基此，有需 要发展一种更为安全可靠的金钥传送方法。 

发明内容

本发明提供一种金钥传送方法、存储器控制器与存储器储存装置，其能够安全地将金钥从缓冲存储器传送至加解密单元。 

本发明范例实施例提出一种金钥传送方法，用于将金钥从缓冲存储器中经由数据总线传送至加解密单元。此金钥传送方法包括将金钥的多个位逻辑地分割成多个金钥区段，其中每一金钥区段具有一起始位置与一区段长度。此金钥传送方法也包括根据此些金钥区段的区段长度，设定对应每一金钥区段的传输长度；并且根据属于此些金钥区段的始位置与传输长度，从金钥的位中指派属于每一金钥区段的传输位串。此金钥传送方法还包括为此些金钥区段决定一传送顺序；以及按照此传送顺序，将属于每一金钥区段的起始位置、区段长度与传输位串从缓冲存储器经由数据总线传送至加解密单元。 

在本发明的一实施例中，上述的将金钥的位逻辑地分割成金钥区段的步骤包括：将金钥的位等分成多个金钥区段，其中每一金钥区段的区段长度为相同并且每一金钥区段的传输长度相同于每一金钥区段的区段长度。 

在本发明的一实施例中，上述的将金钥的位逻辑地分割成金钥区段的步骤包括：将金钥的位随机地分割成多个金钥区段，其中此些金钥区段之中的至少两个金钥区段的区段长度为不同。 

在本发明的一实施例中，上述的为这些金钥区段决定传送顺序的步骤包括以随机方式决定传送顺序。 

在本发明的一实施例中，上述的根据每一金钥区段的与区段长度，设定对应每一金钥区段的传输长度的步骤包括：根据金钥的长度与每一金钥区段的区段长度以随机方式设定对应每一金钥区段的传输长度。 

在本发明的一实施例中，上述的金钥传送方法，还包括：在金钥之后加入至少一虚拟金钥。此外，上述的根据每一金钥区段的区段长度，设定对应每一金钥区段的传输长度的步骤包括：根据金钥的长度、虚拟金钥的长度与每一金钥区段的区段长度。 

在本发明的一实施例中，金钥传送方法，还包括：在加解密单元中重新组合属于此些金钥区段的起始位置、区段长度与传输位串以获得该金钥。 

在本发明的一实施例中，上述的加解密单元包括起始位置寄存器、区段 长度寄存器、传输位串寄存器与金钥寄存器。此外，上述的按照传送顺序，将属于每一金钥区段的起始位置、区段长度与该传输位串从缓冲存储器经由数据总线传送至加解密单元的步骤包括：将属于此些金钥区段的起始位置经由总线传送至起始位置寄存器；将属于此些金钥区段的传输长度经由数据总线传送至区段长度寄存器；以及将属于此些金钥区段的传输位串经由数据总线传送至传输位串寄存器。 

在本发明的一实施例中，上述的在加解密单元中重新组合属于此些金钥区段的起始位置、区段长度与传输位串以获得该金钥的步骤包括：从加解密单元上的起始位置寄存器、区段长度寄存器与传输位串寄存器分别读取属于此些金钥区段的起始位置、区段长度与传输位串，根据所读取的属于此些金钥区段的起始位置、区段长度与传输位串来获得此金钥，并且将所获得的金钥写入至金钥寄存器中。 

在本发明的一实施例中，上述的根据属于各个金钥区段的起始位置、传输长度与一传输位串重新组合成金钥的步骤包括从加解密单元上的起始位置寄存器、区段长度寄存器与传输位串寄存器分别读取属于各个金钥区段的起始位置、传输长度与一传输位串，并且重新组合成金钥。 

本发明范例实施例提出一种存储器控制器，用于控制可复写式非易失性存储器模块，此存储器控制器包括主机接口，存储器接口，缓冲存储器，加解密单元与存储器管理电路。主机接口电性连接至主机系统；存储器接口电性连接至可复写式非易失性存储器模块；缓冲存储器用以暂存金钥；加解密单元，用以利用此金钥来加密与解密数据；以及存储器管理电路电性连接至主机接口与存储器接口，用以将此金钥从缓冲存储器经由数据总线传送至加解密单元。此存储器管理电路将金钥的多个位逻辑地分割成多个金钥区段，其中每一金钥区段具有起始位置与区段长度。此外，存储器管理电路根据每一金钥区段的区段长度，设定对应每一金钥区段的传输长度，并且根据属于每一金钥区段的起始位置与传输长度，从金钥的位中指派属于每一金钥区段的传输位串。再者，存储器管理电路为此些金钥区段决定传送顺序，并且按照此传送顺序，将属于每一金钥区段的起始位置、区段长度与传输位串从缓冲存储器经由数据总线传送至加解密单元。 

在本发明的一实施例中，上述的存储器管理电路将金钥的位等分成上述金钥区段，其中每一金钥区段的区段长度为相同并且每一金钥区段的传输长 度相同于每一金钥区段的区段长度。 

在本发明的一实施例中，上述的存储器管理电路将金钥的位随机地分割成上述金钥区段，其中至少两个金钥区段的区段长度为不同。 

在本发明的一实施例中，上述的存储器管理电路以随机方式决定此传送顺序。 

在本发明的一实施例中，上述的存储器管理电路根据金钥的长度与每一金钥区段的区段长度以随机方式设定对应每一金钥区段的传输长度。 

在本发明的一实施例中，上述的存储器管理电路在金钥之后加入至少一虚拟金钥并且根据金钥的长度、虚拟金钥的长度与每一金钥区段的区段长度以随机方式设定对应每一金钥区段的传输长度。 

在本发明的一实施例中，上述的加解密单元重新组合属于每一金钥区段的些起始位置、区段长度与传输位串以获得金钥。 

在本发明的一实施例中，上述的加解密单元具有起始位置寄存器、区段长度寄存器、传输位串寄存器与金钥寄存器。此外，上述的存储器管理电路将属于每一金钥区段的起始位置经由数据总线传送至起始位置寄存器，将属于每一金钥区段的区段长度经由数据总线传送至区段长度寄存器并且将属于每一金钥区段的传输位串经由数据总线传送至传输位串寄存器。 

在本发明的一实施例中，上述的加解密单元还包括一加解密控制器，其中该加解密控制器从起始位置寄存器、区段长度寄存器与传输位串寄存器分别读取属于每一金钥区段的起始位置、区段长度与传输位串，根据所读取的属于每一金钥区段的起始位置、区段长度与传输位串来获得金钥，并且将所获得的金钥写入至金钥寄存器中。 

本发明范例实施例提出一种存储器储存装置，包括连接器，可复写式非易失性存储器模块与上述存储器控制器。连接器电性连接至主机系统；可复写式非易失性存储器模块用以储存数据；并且存储器控制器电性连接至连接器与可复写式非易失性存储器模块。 

基于上述，本发明所提供的金钥传送方法、存储器控制器与存储器储存装置能够防止金钥在从缓冲存储器被传送至加解密单元的过程中被窃取。 

为使本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图详细说明如下。 

附图说明

图1是根据现有技术所绘示的传送金钥的示意图。 

图2A是根据本发明范例实施例所绘示的主机系统与存储器储存装置。 

图2B是根据本发明范例实施例所绘示的计算机、输入/输出装置与存储器储存装置的示意图。 

图2C是根据本发明范例实施例所绘示的主机系统与存储器储存装置的示意图。 

图3是绘示图2A所示的存储器储存装置的概要方块图。 

图4是根据本发明范例实施例所绘示的存储器控制器的概要方块图。 

图5A是根据本发明第一范例实施例所绘示的金钥传送方法的运作示意图 

图5B是根据图5A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

图6是根据本发明第一范例实施例所绘示的金钥传送方法的流程图。 

图7A是根据本发明第二范例实施例所绘示的金钥传送方法的运作示意图。 

图7B是根据图7A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

图8是根据本发明第二范例实施例所绘示的金钥传送方法的流程图。 

图9A是根据本发明第三范例实施例所绘示的金钥传送方法的运作示意图。 

图9B是根据图9A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

图10是根据本发明第三范例实施例所绘示的金钥传送方法的流程图。 

图11A是根据本发明第四范例实施例所绘示的金钥传送方法的运作示意图。 

图11B是根据图11A所绘示的决定各金钥区段的传输长度的示意图。

图11C是根据图11A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

图12是根据本发明第四范例实施例所绘示的金钥传送方法的流程图。 

图13A是根据本发明第四范例实施例所绘示的金钥传送方法的运作示 意图。 

图13B是根据图13A所绘示的决定各金钥区段的传输长度的示意图。 

图13C是根据图13A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

图14是根据本发明第五范例实施例所绘示的金钥传送方法的流程图。 

附图符号说明 

1000：主机系统 

1100：计算机 

1102：微处理器 

1104：随机存取存储器 

1106：输入/输出装置 

1108：系统总线 

1110：数据传输接口 

1202：鼠标 

1204：键盘 

1206：显示器 

1208：印表机 

1212：随身盘 

1214：存储卡 

1216：固态硬盘 

1310：数字相机 

1312：SD卡 

1314：MMC卡 

1316：存储棒 

1318：CF卡 

1320：嵌入式储存装置 

100：存储器储存装置 

102：连接器 

104：存储器控制器 

106：可复写式非易失性存储器模块 

202：存储器管理电路 

204：主机接口 

206：存储器接口 

252：缓冲存储器 

254：电源管理电路 

256：错误检查与校正电路 

1、258：加解密单元 

1a、252a：金钥 

252b：虚拟金钥 

258a：金钥寄存器 

258b：起始位置寄存器 

258c：区段长度寄存器 

258d：传输位串寄存器 

304(0)～304(R)：实体区块 

401：数据总线 

501～504：金钥区段 

701～704：金钥区段 

901～904：金钥区段 

1151～1154：金钥区段 

1351～1354：金钥区段 

P1～P4：金钥区段的起始位置 

L1～L4：金钥区段的传输长度 

S601、S603、S605、S607、S609、S611、S801、S1007、S1203、S1403：传送金钥的步骤 

具体实施方式

[第一范例实施例] 

一般而言，存储器储存装置(亦称，存储器储存系统)包括可复写式非易失性存储器模块与控制器(亦称，控制电路)。通常存储器储存装置是与主机系统一起使用，以使主机系统可将数据写入至存储器储存装置或者从存储器储存装置中读取数据。 

图2A是根据本发明范例实施例所绘示的主机系统与存储器储存装置。 

请参照图2A，主机系统1000一般包括计算机1100与输入/输出(input/output，I/O)装置1106。计算机1100包括微处理器1102、随机存取存储器(random access memory，RAM)1104、系统总线1108与数据传输接口1110。输入/输出装置1106包括如图2B的鼠标1202、键盘1204、显示器1206与印表机1208。必须了解的是，图2B所示的装置非限制输入/输出装置1106，输入/输出装置1106可还包括其他装置。 

在本发明实施例中，存储器储存装置100是通过数据传输接口1110与主机系统1000的其他元件电性连接。藉由微处理器1102、随机存取存储器1104与输入/输出装置1106的运作，主机系统1000可将数据写入至存储器储存装置100或者从存储器储存装置100中读取数据。例如，存储器储存装置100可以是如图2B所示的随身盘1212、存储卡1214或固态硬盘(Solid State Drive，SSD)1216等可复写式非易失性存储器储存装置。 

一般而言，主机系统1000可实质地为任何能够与存储器储存装置100配合以储存数据的系统。虽然在本范例实施例中，主机系统1000是以计算机系统来说明，然而，在本发明另一范例实施例中，主机系统1000可以是数字相机、摄影机、通信装置、音讯播放器或视讯播放器等系统。例如，在主机系统为数字相机(摄影机)1310时，可复写式非易失性存储器储存装置则为其所使用的SD卡1312、MMC卡1314、存储棒(memory stick)1316、CF卡1318或嵌入式储存装置1320(如图2C所示)。嵌入式储存装置1320包括嵌入式多媒体卡(Embedded MMC，eMMC)。值得一提的是，嵌入式多媒体卡是直接电性连接于主机系统的基板上。 

图3是绘示图2A所示的存储器储存装置的概要方块图。 

请参照图3，存储器储存装置100包括连接器102、存储器控制器104与可复写式非易失性存储器模块106。 

在本范例实施例中，连接器102是相容于序列先进附件(Serial Advanced Technology Attachment，SATA)标准。然而，必须了解的是，本发明不限于此，连接器102亦可以是符合电气和电子工程师协会(Institute of Electrical and Electronic Engineers，IEEE)1394标准、平行先进附件(Parallel Advanced Technology Attachment，PATA)标准、高速周边零件连接接口(PeripheralComponent Interconnect Express，PCI Express)标准、通用序列总线(Universal  Serial Bus，USB)标准、安全数字(Secure Digital，SD)接口标准、存储棒(Memory Stick，MS)接口标准、多媒体储存卡(Multi Media Card，MMC)接口标准、小型快闪(Compact Flash，CF)接口标准、整合式驱动电子接口(Integrated Device Electronics，IDE)标准或其他适合的标准。 

存储器控制器104用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令，并且根据主机系统1000的指令在可复写式非易失性存储器模块106中进行数据的写入、读取与抹除等运作。 

可复写式非易失性存储器模块106电性连接至存储器控制器104，并且用以储存主机系统1000所写入的数据。可复写式非易失性存储器模块106包括实体区块304(0)～304(R)。各实体区块分别具有多个实体页面，其中属于于同一个实体区块的实体页面可被独立地写入且被同时地抹除。更详细来说，实体区块为抹除的最小单位。亦即，每一实体区块含有最小数目的一并被抹除的存储单元。实体页面为编程的最小单元。即，实体页面为写入数据的最小单元。在本范例实施例中，可复写式非易失性存储器模块106为多阶存储单元(Multi Level Cell，MLC)NAND快闪存储器模块。然而，本发明不限于此，可复写式非易失性存储器模块106亦可是单阶存储单元(Single Level Cell，SLC)NAND快闪存储器模块、其他快闪存储器模块或具有相同特性的其他存储器模块。 

图4是根据本发明范例实施例所绘示的存储器控制器的概要方块图。 

请参照图4，存储器控制器104包括存储器管理电路202、主机接口204与存储器接口206。 

存储器管理电路202用以控制存储器控制器104的整体运作。具体来说，存储器管理电路202具有多个控制指令，并且在存储器储存装置100运作时，这些控制指令会被执行以进行数据的写入、读取与抹除等运作。 

具体来说，存储器管理电路202的控制指令是以程序码的型式储存于可复写式非易失性存储器模块106的特定区域(例如，可复写式非易失性存储器模块106中专门用于存放系统数据的系统区)中。此外，存储器管理电路202具有微处理器单元(未绘示)、只读存储器(未绘示)及随机存取存储器(未绘示)。特别是，此只读存储器具有驱动码段，并且当存储器控制器104被致能时，微处理器单元会先执行此驱动码段来将储存于可复写式非易失性存储器模块106中的控制指令载入至存储器管理电路202的随机存取存 储器中。之后，微处理器单元会运转这些控制指令以执行数据的写入、读取与抹除等运作。此外，在本发明另一范例实施例中，存储器管理电路202的控制指令亦可以一硬件型式来实作。 

主机接口204是电性连接至存储器管理电路202并且用以接收与识别主机系统1000所传送的指令与数据。也就是说，主机系统1000所传送的指令与数据会通过主机接口204来传送至存储器管理电路202。在本范例实施例中，主机接口204是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口204亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、MS标准、MMC标准、CF标准、IDE标准或其他适合的数据传输标准。 

存储器接口206是电性连接至存储器管理电路202并且用以存取可复写式非易失性存储器模块106。也就是说，欲写入至可复写式非易失性存储器模块106的数据会经由存储器接口206转换为可复写式非易失性存储器模块106所能接受的格式。 

在本发明一范例实施例中，存储器控制器104还包括缓冲存储器252。缓冲存储器252是电性连接至存储器管理电路202并且用以暂存来自于主机系统1000的数据与指令或来自于可复写式非易失性存储器模块106的数据。特别是，在加解密单元258开始运作之前，存储器管理电路202会根据本范例实施例的金钥传送方法，将金钥从缓冲存储器252中传送至加解密单元258。 

在本发明一范例实施例中，存储器控制器104还包括电源管理电路254。电源管理电路254是电性连接至存储器管理电路202并且用以控制存储器储存装置100的电源。 

在本发明一范例实施例中，存储器控制器104还包括错误检查与校正电路256。错误检查与校正电路256是电性连接至存储器管理电路202并且用以执行错误位的检查与校正以确保数据的正确性。具体来说，当存储器管理电路202从主机系统1000中接收到写入指令时，错误检查与校正电路256会为对应此写入指令的数据产生对应的错误检查与校正码(Error Checking and Correcting Code，ECC Code)，并且存储器管理电路202会将对应此写入指令的数据与对应的错误检查与校正码写入至可复写式非易失性存储器模块106中。之后，当存储器管理电路202从可复写式非易失性存储器模块 106中读取数据时会同时读取此数据对应的错误检查与校正码，并且错误检查与校正电路256会依据此错误检查与校正码对所读取的数据执行错误位的检查与校正。 

在本发明一范例实施例中，存储器控制器104还包括加解密单元258，加解密单元258是电性连接至存储器管理电路202，用以依据金钥来加密写入至可复写式非易失性存储器模块106的数据，以及解密从可复写式非易失性存储器模块106中读取的数据。 

在本实施例中，加解密单元258中的加解密函数可以高级加密标准(Advanced Encryption Standard，AES)来实作，亦可以数据加密标准(Data Encryption Standard，DES)来实作。 

在本范例实施例中，在加解密单元258进行数据的加密之前，存储器管理电路202会将暂存于缓冲存储器252中的金钥进行分割成多个金钥区段并且将分割后的金钥区段及其相关信息经由数据总线传送给加解密单元258。 

图5A是根据本发明第一范例实施例所绘示的金钥传送方法的运作示意图，并且图5B是根据图5A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。为简化及清楚说明金钥传送方法的运作情形，在此假设金钥252a仅包含16个位，但必须了解的是，本发明不限于此。 

如图5A所示，在此范例中，存储器管理电路202会将金钥252a依序地分割成金钥区段(即，金钥区段501～504)，其中每一金钥区段具有起始位置与区段长度等属性，以记录金钥区段于此金钥中的起始位置与长度。 

如图5B所示，在金钥区段的相关信息列表中，第一栏表示金钥区段的编号，第二栏表示金钥区段的起始位置(各金钥区段从金钥中的第几个位开始)，第三栏表示分别金钥区段的区段长度(各金钥区段的位数)，第四栏为各金钥区段的传输长度，第五栏为各金钥区段的传输位串并且第六栏为各金钥区段要被传送到加解密单元258的先后顺序。在此，传输长度是表示在数据总线401中各金钥区段所传输的数据的长度，传输位串是表示在数据总线401中各金钥区段所传输的数据的内容。 

请参照图5A，加解密单元258包括金钥寄存器258a，起始位置寄存器258b，区段长度寄存器258c、传输位串寄存器258d与加解密控制器258e。在此，金钥寄存器258a用以存放加解密单元258最后所得到的金钥252a，起始位置寄存器258b用以存放各金钥区段的起始位置，区段长度寄存器 258c用以存放各金钥区段的区段长度，以及传输位串寄存器258d用以存放各金钥区段的传输位串。 

在金钥传送过程中，存储器管理电路202会对应金钥区段501～金钥区段504的起始位置、区段长度与传输位串，分别写入起始位置寄存器258b，区段长度寄存器258c与传输位串寄存器258d。在完成金钥传送之后，加解密单元258会根据储存于这三个寄存器的内容还原原始的金钥252a，并且将所还原的金钥252a它储存至金钥寄存器258a中。 

请一并参照图5A与图5B。具体来说，在被传送至加解密单元258之前，金钥252a会先暂存在缓冲存储器252中。接着，存储器管理电路202将金钥252a的16个位以固定长度(4个位)的方式逻辑地分割成金钥区段501～金钥区段504，并且分别为各金钥区段计算出对应的起始位置与区段长度。其中，金钥区段501～金钥区段504的起始位置P1～P4分别是1，5，9与13，而金钥区段501～金钥区段504的长度则全部皆为4(如图5B中的第三栏所示)。 

接着，存储器管理电路202根据各金钥区段的区段长度，分别为各金钥区段设定一传输长度。在此，对应一个金钥区段的传输长度不小于此金钥区段的区段长度。在第一范例实施例中，存储器管理电路202是以金钥区段本身的长度作为对应的传输长度，换言之，金钥区段501～金钥区段504的传输长度全部皆为4(如图5B中的第四栏所示)。 

然后，存储器管理电路202根据各金钥区段的起始位置与传输长度，从缓冲存储器252中的金钥252a中指派各金钥区段的传输位串。具体而言，存储器管理电路202会从金钥区段501的起始位置开始读取4个位值(即，‘1010’)作为金钥区段501的传输位串，从金钥区段502的起始位置开始读取4个位值(即，‘1000’)作为金钥区段502的传输位串，从金钥区段503的起始位置开始读取4个位值(即，‘0101’)作为金钥区段503的传输位串并且从金钥区段504的起始位置开始读取4个位值(即，‘0111’)作为金钥区段504的传输位串(如图5B的第五栏所示)。 

接着，存储器管理电路202为各金钥区段决定一传送顺序，并且按照该传送顺序，将各金钥区段的起始位置、区段长度与传输位串分别传送至加解密单元258上的起始位置寄存器258b、区段长度寄存器258c与传输位串寄存器258d中。在本范例实施例中，存储器管理电路202以各金钥区段位在 金钥252a中的先后顺序作为对应的传送顺序。换言之，各金钥区段的传送顺序为金钥区段501、金钥区段502、金钥区段503、然后是金钥区段504。 

最后，在完成金钥的传送之后，加解密单元258的加解密控制器258e会重新组合各金钥区段的起始位置、区段长度与传输位串以获取金钥。 

据此，在金钥传送的过程中，各金钥区段的内容(即，传输位串)会与各金钥区段的起始位置与区段长度相互穿插，所以金钥的内容不会连续不间断地出现在数据总线上。基此，可避免第三者直接探测数据总线或者通过量测能量变异而轻易地获取金钥的内容。 

必须了解的是，在本范例实施例中，金钥252a的长度为16位。然而，本发明并不限于此，在本发明另一范例实施例中，金钥252a的长度亦可为64，128或256个位等其他长度。原则上，金钥长度取决于所运用的加解密标准。 

另外，在本范例实施例中，存储器管理电路202将金钥252a逻辑地分割成4个金钥区段。然而，必须了解的是，存储器管理电路202亦可将金钥252a逻辑地分割成更多或更少金钥区段。 

图6是根据本发明第一范例实施例所绘示的金钥传送方法的流程图。 

请参照图6，首先，在步骤S601中，存储器管理电路202将金钥逻辑地等分成多个金钥区段(例如，4个长度为4个位的金钥区段)，并且识别各金钥区段的起始位置(例如，4个金钥区段的起始位置分别为1、5、9与13)与区段长度(例如，4个金钥区段的长度皆为4)。接着，在步骤S603中，存储器管理电路202根据各金钥区段的区段长度设定对应各金钥区段的传输长度(例如，4个金钥区段的传输长度皆为4)。 

然后，在步骤S605中，存储器管理电路202根据各金钥区段的起始位置与传输长度，从储存于缓冲存储器252中的金钥的位中指派各金钥区段的传输位串。 

接着，在步骤S607中，存储器管理电路202以各金钥区段位在金钥中的先后顺序决定传送顺序。然后，在步骤S609中，存储器管理电路202按照在步骤S607中所决定的传送顺序，将各金钥区段的起始位置、区段长度与传输位串传送至加解密单元258。特别是，各金钥区段的起始位置、区段长度与传输位串会分别被写入起始位置寄存器258b，区段长度寄存器258c与传输位串寄存器258d。 

必须了解的是，在传送各金钥区段的过程中，金钥区段的起始位置、区段长度与传输位串三者之间的顺序并无特定限制。 

最后，在步骤S611中，在各金钥区段的起始位置、区段长度与传输位串全部被传送至加解密单元258之后，加解密控制器258e重新组合各金钥区段的起始位置、区段长度与传输位串以获得的金钥252a。 

[第二范例实施例] 

本发明第二范例实施例的存储器控制器与存储器储存装置本质上相同于第一范例实施例的存储器控制器与存储器储存装置，其中的差异仅在于第二范例实施例以不同方式逻辑地分割欲传送的金钥。更明确地说，第二范例实施例会随机地将金钥的多个位逻辑地分割成具有不同区段长度的多个金钥区段。由于每个金钥区段具有非固定区段长度，因而让第三者更难以直接探测数据总线或者通过量测能量变异而获取金钥内容。以下将使用图7A与图7B来说明第二范例实施例与第一范例实施例的差异之处。 

图7A是根据本发明第二范例实施例所绘示的金钥传送方法的运作示意图并且图7B是根据图7A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。在此，假设金钥252a的长度与内容与第二范例实施例相同。 

请一并参照图7A与图7B。具体来说，存储器管理电路202将金钥252a的16个位以随机方式逻辑地分割成不同长度的金钥区段501～金钥区段504，并且识别各个金钥区段的起始位置与区段长度。例如，假设存储器管理电路202欲将金钥252a的16个位分割成金钥区段701～金钥区段704，为此，存储器管理电路202可先将金钥区段701的起始位置设定为1，并且产生三个1到16之间的随机乱数(例如，利用随机乱数产生器)，由小到大分别作为金钥区段702～金钥区段704的起始位置。 

由图7A与图7B可知，在本范例实施例中，金钥区段701～金钥区段704的起始位置P1～P4分别为1、6、9与15。据此，存储器管理电路202可识别出金钥区段701～金钥区段704的区段长度分别为5、3、6与2(如图5B中的第三栏所示)。 

接着，存储器管理电路202根据各金钥区段的区段长度，设定对应各金钥区段的传输长度，其中传输长度不小于金钥区段本身的长度。在本范例实施例中，存储器管理电路以金钥区段的区段长度作为对应的传输长度，换言之，金钥区段701～金钥区段704的传输长度分别为5、3、6与2(如图5B 中的第四栏所示)。 

然后，存储器管理电路202根据各金钥区段的起始位置与传输长度，从缓冲存储器252中的金钥252a之中指派各金钥区段的传输位串。具体而言，存储器管理电路202会从金钥区段701的起始位置开始读取5个位值(即，‘10101’)作为金钥区段701的传输位串，从金钥区段702的起始位置开始读取3个位值(即，‘000’)作为金钥区段702的传输位串，从金钥区段703的起始位置开始读取6个位值(即，‘010101’)作为金钥区段703的传输位串并且从金钥区段704的起始位置开始读取2个位值(即，‘11’)作为金钥区段704的传输位串(如图7B中的第五栏所示)。 

接着，存储器管理电路202为各金钥区段决定传送顺序以及按照该传送顺序传送各金钥区段的起始位置、区段长度与传输位串。决定传送顺序与传送各金钥区段的起始位置、区段长度与传输位串的方式是相同于第一范例实施例，在此不再赘述。 

据此，在金钥传送的过程中，不仅各金钥区段的内容会与各金钥区段的起始位置与对应的区段长度的信息相互穿插，并且各金钥区段的长度为随机值，所以相较于第一范例实施例，各金钥区段的相关内容会以更不规则的形式出现在数据总线上。基此，可避免第三者通过探测数据总线或者量测能量变异而轻易获取金钥的内容。 

图8是根据本发明第二范例实施例所绘示的金钥传送方法的流程图。 

请参照图8，除了步骤S801之外，其余步骤已描述于第一范例实施例中，在此不再赘述。以下仅就步骤S801作说明。 

在步骤S801中，存储器管理电路202以随机方式将金钥逻辑地分割成具有不同区段长度的金钥区段，并且识别各金钥区段的起始位置与区段长度。例如，可先将金钥区段701的起始位置设定为1，并且产生三个1到16之间的随机乱数，由小到大分别作为金钥区段702～金钥区段704的起始位置，再据以识别出各金钥区段的区段长度。 

然而，必须了解的是，本发明并不限于此，在本发明的另一实施例中，亦可先产生随机乱数作为各金钥区段的区段长度，接着再据以识别出各金钥区段的起始位置。具体而言，先产生4个总和为16的随机乱数，例如，5、3、6与2，接着将金钥区段701的起始位置设定为1，然后再根据上述4个随机乱数依次识别出金钥区段702～金钥区段704的起始位置，分别为6、9 与15。 

[第三范例实施例] 

本发明第三范例实施例的存储器控制器与存储器储存装置本质上相同于第二范例实施例的存储器控制器与存储器储存装置，其中的差异仅在于第三范例实施例以不同方式决定各金钥区段的传送顺序。更明确地说，第三范例实施例以随机方式决定各金钥区段的传送顺序。因此，除了具有不固定的长度外，每个金钥区段是以不固定的顺序出现在数据总线上，因而让第三者更难以直接探测数据总线或者通过量测能量变异而获取金钥内容。 

图9A是根据本发明第三范例实施例所绘示的金钥传送方法的运作示意图，并且图9B是根据图9A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

请一并参照图9A与图9B，如前所述，第三范例实施例以相同于第二范例实施例的方式，将金钥逻辑地分割成4个金钥区段并且设定对应的传输长度，在此不再赘述。唯一的差异仅在于，第三范例实施例以随机的方式决定金钥区段901～金钥区段904的传送顺序。例如，存储器管理电路202可分别为金钥区段901～金钥区段904产生4个随机乱数，再依大小顺序决定金钥区段901～金钥区段904的传送顺序。 

由图9B可知，在本范例实施例中，各金钥区段的传送顺序为金钥区段902、金钥区段904、金钥区段901、然后是金钥区段903。接着，存储器管理电路202按照此传送顺序，将各金钥区段的起始位置、区段长度与传输位串传送至加解密单元258。 

据此，不仅各金钥区段的区段长度为随机值，并且其传送顺序亦与金钥区段位于金钥中的先后顺序无关，所以相较于第二范例实施例，各金钥区段的内容会以更不规则的形式出现在数据总线上。基此，可避免第三者通过探测数据总线或者量测能量变异而轻易获取金钥的内容。 

图10是根据本发明第三范例实施例所绘示的金钥传送方法的流程图。 

请参照图10，除了步骤S1007之外，其余步骤已描述于第二范例实施例及第三范例实施例中，在此不再赘述。以下仅就步骤S1007作说明。 

在步骤S1007中，存储器管理电路202以随机方式决定金钥区段的传送顺序。例如，在本范例实施例中，存储器管理电路202先产生4个分别属于于金钥区段901～金钥区段904的随机乱数(例如，‘3’、‘1’、‘4’与‘2’)， 再依此顺序作为金钥区段901～金钥区段904的传送顺序。亦即，存储器管理电路202先传送金钥区段902，接着再传送金钥区段904，金钥区段901，与金钥区段903。 

值得一提的是，尽管在第三范例实施例中，金钥的多个位逻辑地会被随机地分割成具有不同区段长度的多个金钥区段，但本发明不限于此。例如，在另一范例实施例中，金钥的多个位逻辑地亦可被分割成具有相同区段长度的多个金钥区段，并且之后，金钥区段的传输位串再以随机方式决定的传送顺序来被传送。 

[第四范例实施例] 

本发明第四范例实施例的存储器控制器与存储器储存装置本质上相同于第三范例实施例的存储器控制器与存储器储存装置，其中的差异仅在于第四范例实施例以不同方式设定对应各金钥区段的传输长度。更明确地说，第四范例实施例以随机的方式设定对应各金钥区段的传输长度，并且各金钥区段的传输长度不小于各金钥区段本身的长度。基此，除了每个金钥区段具有不固定的区段长度外，每个金钥区段的传输数据串也会相互重迭。特别是，在第一范例实施例到第三范例实施例中，金钥的每个位都只会被输入一次，然而，在第四范例实施例中，部分的金钥内容可能被输入两次以上。如此，可大大增加副通道攻击(side channel attack)的困难度，因而让第三者更难以通过探测数据总线或者量测能量变异而获取金钥的内容。以下将使用图11A～图11C来说明第四范例实施例与第三范例实施例的差异的处。 

图11A是根据本发明第三范例实施例所绘示的金钥传送方法的运作示意图，图11B是根据图11A所绘示的为决定各金钥区段的传输长度的示意图并且图11C是根据图11A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

请一并参照图11A～图11C，如前所述，第四范例实施例以相同于第三范例实施例的方式，将金钥逻辑地分割成4个金钥区段，并且决定各金钥区段的传送顺序，在此不再赘述。唯一的差异仅在于第四范例实施例以随机的方式设定对应金钥区段1151～金钥区段1154的传输长度。 

在本范例实施例中，针对不是最后一个金钥区段的金钥区段，存储器管理电路202会依据公式(1)来设定金钥区段的传输长度： 

L(i)＝rand(P(i+1)-P(i)，N-P(i))                (1) 

其中L(i)为第i个金钥区段的传输长度；rand(a，b)为随机函数，回传整数a到整数b之间的一个随机整数；P(i)为第i个金钥区段的起始位置；P(i+1)为第i+1个金钥区段的起始位置；并且N为金钥的位数。 

在本范例实施例中，针对最后一个金钥区段，存储器管理电路202会依据公式(2)来计算金钥区段的传输长度： 

L(m)＝N-P(m)+1                    (2) 

其中m为金钥区段的总数；L(m)为第m个金钥区段(最后一个金钥区段)的传输长度；P(m)为第m个金钥区段的起始位置；并且N为金钥的位数。 

也就是说，藉由上述公式(1)与公式(2)以随机方式设定对应每一金钥区段的传输长度，使任一个金钥区段的传输长度大于或等于此金钥区段本身的区段长度并且不大于金钥的长度与此金钥区段本身的起始位置之间的差值加1(即，(P(i+1)-P(i))＜＝L(i)＜＝(N-P(i)+1))。 

例如，在本范例实施例中，N为16，m为4，P(1)为1，P(2)为6，P(3)为9，P(4)为15。根据公式(1)，L(1)为5～15之间的一个随机整数(即，L(1)＝rand(6-1，16-1)＝rand(5，15))。同理，L(2)为3～10之间的一个随机整数(即，L(2)＝rand(9-6，16-6)＝rand(3，10))并且L(3)为6～7之间的一个随机整数(即，L(3)＝rand(15-9，16-9)＝rand(6，7))。又根据公式(2)，L(4)为2(即，L(4)＝16-15+1＝2)。特别是，从图11B可知，在本范例实施例中，经公式(1)的随机函数与公式(2)的计算得到，传输长度L1(即L(1))为7，传输长度L2(即L(2))为6，传输长度L3(即L(3))为7，以及传输长度L4(即L(4))为2。然而，值得注意的是，传输长度L1到传输长度L3是随机函数所产生的随机值，而不是固定值。 

在设定好各金钥区段的传输长度之后，存储器管理电路202根据各金钥区段的起始位置与传输长度，从缓冲存储器252中的金钥252a之中指派各金钥区段的传输位串。具体而言，存储器管理电路202会从金钥区段1151的起始位置开始读取7个位值(即，‘1010100’)作为金钥区段1151的传输位串，从金钥区段1152的起始位置开始读取6个位值(即，‘000010’)作为金钥区段1152的传输位串，从金钥区段1153的起始位置开始读取7个位值(即，‘0101011’)作为金钥区段1153的传输位串并且从金钥区段1154的起始位置开始读取2个位值(即，‘11’)作为金钥区段1154的传输位串(如图 11C的第五栏所示)。 

接着，存储器管理电路202以相同于第三范例实施例的方式，为各金钥区段决定传送顺序，并据以传送各金钥区段的起始位置、区段长度与传输位串相关信息。 

根据第四范例实施例的金钥传送方式，不仅各金钥区段的区段长度为随机值，各金钥区段的传送顺序与金钥区段位于金钥中的先后顺序亦无关。同时，各金钥区段的传输长度也是随机值并且不小于各金钥区段的长度，因此，各金钥区段的内容会有随机性的重迭现象，由此，金钥传送时的能量信息会更进一步被打乱。所以，相较于第三范例实施例，各金钥区段的内容会以更不规则且相互重迭的形式出现在数据总线上。基此，可避免第三者通过探测数据总线或者量测能量变异而轻易获取金钥的内容。 

必须了解的是，本范例实施例以公式(1)与公式(2)来决定各金钥区段的随机的传输长度。然而，本发明并不限于此，只要每一个金钥区段产生的传输长度不小于金钥区段本身的长度，并且不超过金钥的长度，在本发明的另一实施例中，亦可使用其他随机方式来决定各金钥区段的随机的传输长度。 

图12是根据本发明第四范例实施例所绘示的金钥传送方法的流程图。 

请参照图12，除了步骤S1203之外，其余步骤已描述于第一范例实施例到第三范例实施例中，在此不再赘述。以下仅就步骤S1203作说明。 

在步骤S1203中，存储器管理电路202以随机方式为各金钥区段设定对应的传输长度。例如，存储器管理电路202会先判断欲被设定的金钥区段是否为最后一个金钥区段。倘若不是最后一个金钥区段时，存储器管理电路202会依据上述公式(1)来设定此金钥区段所对应的传输长度。倘若是最后一个金钥区段时，存储器管理电路202会依据上述公式(2)来设定此金钥区段所对应的传输长度。 

值得一提的是，尽管在第四范例实施例中，金钥的多个位逻辑地会被随机地分割成具有不同区段长度的多个金钥区段，金钥区段的传送顺序会以随机方式来决定，并且金钥区段的传输长度会以随机方式来决定，但本发明不限于此。 

例如，在另一范例实施例中，金钥的多个位逻辑地亦可被分割成具有相同区段长度的多个金钥区段，金钥区段的传送顺序会以金钥区段的排列顺序来决定，并且金钥区段的传输长度会以随机方式来决定。 

再例如，在另一范例实施例中，金钥的多个位逻辑地亦可被分割成具有相同区段长度的多个金钥区段，金钥区段的传送顺序会以随机方式来决定，并且金钥区段的传输长度会以随机方式来决定。 

再例如，在另一范例实施例中，金钥的多个位逻辑地亦可被分割成具不相同区段长度的多个金钥区段，金钥区段的传送顺序会以金钥区段的排列顺序来决定，并且金钥区段的传输长度会以随机方式来决定。 

[第五范例实施例] 

本发明第五范例实施例的存储器控制器与存储器储存装置本质上相同于第四范例实施例的存储器控制器与存储器储存装置，并且第五范例实施例以类似第四范例实施例的方式决定各金钥区段的传输长度，其中的差异仅在于第五范例实施例会在真实的金钥之后接续至少一虚拟金钥。因此，每个金钥区段除了会包含相互重迭的金钥内容外，还会包含额外的虚拟金钥的内容。如此，可大大增加副通道攻击(side channel attack)的困难度，因而让第三者更难以通过探测数据总线或者量测能量变异而获取金钥的内容。 

图13A是根据本发明第五范例实施例所绘示的金钥传送方法的运作示意图，图13B是根据图13A所绘示的为决定各金钥区段的传输长度的示意图并且图13C是根据图13A所绘示的将金钥逻辑地分割成多个金钥区段的相关信息列表。 

请一并参照图13A～图13C。如前所述，第五范例实施例以相同于第四范例实施例的方式，将金钥逻辑地分割成4个金钥区段，并且决定各金钥区段的传送顺序，在此不再赘述。唯一的差异仅在于，虽然在第五范例实施例中存储器管理电路202也以随机方式设定金钥区段1351～金钥区段1354所对应的传输长度，然而，存储器管理电路202更在真实的金钥之后接续至少一虚拟金钥，并且将至少部分的虚拟金钥的内容与真实金钥一起传送。 

为求清楚及简化说明，在本范例实施例中，假设暂存于缓冲存储器252中的虚拟金钥252b仅包含8个位(其内容如图13A所示)，并且接续于真实的金钥252a之后。 

在本范例实施例中，针对不是最后一个金钥区段的金钥区段，存储器管理电路202会依据公式(3)来设定金钥区段的传输长度： 

L(i)＝rand(P(i+1)-P(i)，N+S-P(i))        (公式3)

其中L(i)为第i个金钥区段的传输长度；rand(a，b)为随机函数，回传整 数a到整数b之间的一个随机整数；P(i)为第i个金钥区段的起始位置；P(i+1)为第i+1个金钥区段的起始位置；N为金钥的位数；并且S为所有虚拟金钥的长度的总和。 

在本范例实施例中，针对最后一个金钥区段，存储器管理电路202会依据公式(4)来设定金钥区段的传输长度： 

L(m)＝N+S-P(m)+1            (公式4)

其中m为金钥区段的总数；L(m)为第m个金钥区段(最后一个金钥区段)的传输长度；P(m)为第m个金钥区段的起始位置；N为金钥的位数；并且S为所有虚拟金钥的长度的总和。 

也就是说，藉由上述公式(3)与公式(4)以随机方式设定对应每一金钥区段的传输长度，使任一个金钥区段的传输长度大于或等于此金钥区段本身的区段长度，并且任一个金钥区段的传输长度不大于金钥和虚拟金钥的长度的总和与此金钥区段本身的起始位置之间的差值加1(即，(P(i+1)-P(i))＜＝L(i)＜＝(N+S-P(i)+1))。 

例如，在本范例实施例中，N为16，S为8，m为4，P(1)为1，P(2)为6，P(3)为9，P(4)为15。根据公式(3)，L(1)为5～24之间的一个随机整数(即，L(1)＝rand(6-1，16+8-1)＝rand(5，24))。同理，L(2)为3～18之间的一个随机整数(即，L(2)＝rand(9-6，16+8-6)＝rand(3，18))并且L(3)为6～15之间的一个随机整数(即，L(3)＝rand(15-9，16+8-9)＝rand(6，15))。又根据公式4，L(4)为10(即，L(4)＝16+8-15+1＝10)。特别是，从图13B可知，在本范例实施例中，经公式(3)的随机函数与公式(4)的计算得到，传输长度L1(即L(1))为9，传输长度L2(即L(2))为7，传输长度L3(即L(3))为11，以及传输长度L4(即L(4))为10。 

在设定各金钥区段的传输长度之后，存储器管理电路202根据各金钥区段的起始位置与传输长度，从缓冲存储器252中的金钥252a之中指派各金钥区段的传输位串。具体而言，存储器管理电路202会从金钥区段1351的起始位置开始读取9个位值(即，’101010000’)作为金钥区段1351的传输位串，从金钥区段1352的起始位置开始读取7个位值(即，’0000101’)作为金钥区段1352的传输位串，从金钥区段1353的起始位置开始读取11个位值(即，’01010111100’)作为金钥区段1353的传输位串并且从金钥区段1354的起始位置开始读取10个位值(即，’1110010101’)作为金钥区段1354 的传输位串(如图13C的第五栏所示)。 

接着，存储器管理电路202以相同于第四范例实施例的方式，为各金钥区段决定传送顺序，并据以传送各金钥区段的起始位置、区段长度与传输位串相关信息。 

请参照图14，除了步骤S1403之外，其余步骤已描述于第一范例实施例到第三范例实施例中，在此不再赘述。以下仅就步骤S1403作说明。 

在步骤S1403中，存储器管理电路202会在金钥之后加入至少一虚拟金钥并且以随机方式为各金钥区段设定对应的传输长度。 

根据本范例实施例的金钥传送方式，各金钥区段的传输位串会随机地包含虚拟金钥的内容，由此可进一步将金钥传送时的能量信息给打乱。所以，相较于第四范例实施例，各金钥区段的内容会以更不规则的形式出现在数据总线上。基此，可避免第三者通过探测数据总线或者量测能量变异而轻易地获取金钥的内容。 

必须了解的是，本范例实施例以公式(3)与公式(4)来决定各金钥区段的随机的传输长度。然而，本发明并不限于此，只要每一个金钥区段生的传输长度不小于金钥区段本身的长度，并且不超过金钥与虚拟金钥的长度，在本发明的另一实施例中，亦可使用其他随机方式来决定各金钥区段的随机的传输长度。 

值得一提的是，尽管在第五范例实施例中，金钥的多个位逻辑地会被随机地分割成具有不同区段长度的多个金钥区段，金钥区段的传送顺序会以随机方式来决定，并且金钥区段的传输长度会以随机方式来决定，但本发明不限于此。例如，在另一范例实施例中，金钥的多个位逻辑地亦可被分割成具有相同区段长度的多个金钥区段，或者金钥区段的传送顺序可以金钥区段的排列顺序来决定，再或者金钥区段的传输长度亦可以被设定为固定长度。 

综上所述，本发明范例实施例的金钥传送方法、存储器控制器与存储器储存装置可避免金钥在传送过程中以连续不间断的形式出现在数据总线上，让第三者得以通过探测数据总线或者量测能量变异而轻易地获取金钥的内容。基此，金钥传送的安全性可有效地被提升，存储器储存装置里的数据亦可获得更周全的保护。 

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围的前提下，可作若干的更动与润饰， 故本发明的保护范围是以本发明的权利要求为准。