一种差共模集成电感器、EMI滤波器以及开关电源

摘要

本发明公开了一种抑制差模与共模电磁干扰的差共模集成电感器，包括：一等截面的闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组；将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空间中。本发明还公开了一种EMI滤波器以及开关电源。采用本发明实施例，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。

说明书

技术领域

本发明涉及电感的差共模集成技术领域，特别是涉及一种抑制差模与共模 电磁干扰的差共模集成电感器、EMI滤波器以及开关电源。

背景技术

目前，为了抑制电源的EMI(Electro Magnetic Interference，电磁干扰)噪 声和浪涌雷击残压，要么增大电感或电容的体积，相应的增加其感值或容值； 要么是增加一些辅助器件。但是现有的技术都增加了滤波器的体积，并增加了 电路的复杂度。

现阶段，研究人员发现，采用电感的差共模集成技术，能够较好的解决 EMI抑制和浪涌雷击防护的问题，既能简化电路结构，同时也能减小滤波器的 体积。

参照图1，为现有的一种典型的差共模集成滤波器的结构图。如图1所示， 该滤波器将一I型磁芯(如图1中1a所示)横置于一口型或日型磁芯的窗口 上(图1中以口型磁芯2a为例进行说明)。其中，该口型或日型磁芯采用高磁 导率材料以抑制共模干扰，该I型磁芯采用低磁导率/高饱和磁密的材料以抑制 差模干扰。

但是，现有这种差共模集成滤波器结构的缺点是I型磁芯不好固定，差模 磁通和共模磁通在磁路中有很大一部份同磁，影响了共模电感量。

发明内容

有鉴于此，本发明的目的在于提供一种抑制差模与共模电磁干扰的差共模 集成电感器、EMI滤波器以及开关电源，能够实现电感器体积最小化与散热面 积最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的 干扰。

本发明实施例提供一种差共模集成电感器，所述电感器包括：一等截面的 闭合型磁芯，在所述闭合型磁芯上对称绕制两个线圈绕组；

将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在 所述闭合型磁芯外部允许范围内的尺寸最小的空间中。

优选地，两个所述线圈绕组的线径和绕制匝数均相同。

优选地，所述两个线圈绕组之间、每个线圈绕组的各匝之间、各线圈绕组 与所述环形磁芯之间的空隙均完全被所述磁粉芯材料所充满。

优选地，所述磁粉芯材料为带有软磁特性的磁性材料。

优选地，所述磁粉芯材料包括：铁氧体粉末或者金属颗粒粉末。

优选地，所述铁氧体粉末为锰锌铁氧体MnZn或者镍锌铁氧体NiZn。

优选地，所述金属颗粒粉末为铁硅铝合金粉末FeSiAl、铁硅合金粉末FeSi、 或者铁镍合金粉末FeNi。

优选地，所述闭合型磁芯为闭合环形磁芯或闭合对称多边形磁芯。

本发明实施例还提供一种EMI滤波器，所述滤波器包括电感器、电容和 电阻串/并联组合成的抗电磁干扰滤波电路网络；所述电感器为所述的差共模 集成电感器。

本发明实施例还提供一种开关电源，所述开关电源包括所述的差共模集成 电感器。

根据本发明提供的具体实施例，本发明公开了以下技术效果：

本发明实施例中，所述电感器采用等截面的闭合型磁芯，在所述闭合型磁 芯上对称绕制两个线圈绕组，并利用磁粉芯材料填充入所述绕制好线圈绕组的 闭合型磁芯的内部、并包覆在所述闭合型磁芯外部允许范围内的尺寸最小的空 间中，构成一体成型的电感器。

由于所述磁粉芯材料具有一定的导热能力，既能够紧密结合所述电感器的 线圈绕组和闭合型磁芯，又能够提高两个线圈绕组之间、以及线圈绕组与闭合 型磁芯之间的传导导热能力，也使得所述电感器的散热表面积有所增加，有利 于所述电感器在风冷条件下对流导热能力的提升，因此，本发明实施例所述电 感器，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感 间的影响小，能够较好的抑制差模和共模的干扰。

附图说明

图1为现有的一种典型的差共模集成滤波器的结构图；

图2为本发明实施例所述的差共模集成电感器的结构图；

图3a为环形磁芯的一个半环上集中绕制线圈绕组的结构图；

图3b为图3a所示电感器的磁势、磁压降、磁位差分布图；

图3c为图3a所示电感器的等效示意图；

图4为图2所示的电感器的磁通分布图；

图5a为一体成型前的电感器的俯视图；

图5b为一体成型前的电感器的侧视图；

图6a为一体成型后的电感器的俯视图；

图6b为一体成型后的电感器的侧视图；

图7a为本发明所述电感器一体成型前和一体成型后的试验数据对比图；

图7b为所述电感器一体成型前，满载时差模干扰从零线接入情况下的 EMC中的抗传导波形图；

图7c为所述电感器一体成型前，满载时差模干扰从火线接入情况下的 EMC中的抗传导波形图；

图7d为所述电感器一体成型前，空载时差模干扰从零线接入情况下的 EMC中的抗传导波形图；

图7e为所述电感器一体成型前，空载时差模干扰从火线接入情况下的 EMC中的抗传导波形图；

图7f为所述电感器一体成型后，满载时差模干扰从零线接入情况下的 EMC中的抗传导波形图；

图7g为所述电感器一体成型后，满载时差模干扰从火线接入情况下的 EMC中的抗传导波形图；

图7h为所述电感器一体成型后，空载时差模干扰从零线接入情况下的 EMC中的抗传导波形图；

图7i为所述电感器一体成型后，空载时差模干扰从火线接入情况下的 EMC中的抗传导波形图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和 具体实施方式对本发明作进一步详细的说明。

有鉴于此，本发明的目的在于提供一种抑制差模与共模电磁干扰的差共模 集成电感器、EMI滤波器及开关电源，能够实现电感器体积最小化与散热面积 最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干 扰。

本发明实施例所述集成电感器包括：一等截面的闭合型磁芯，在所述闭合 型磁芯上对称绕制两个线圈绕组。

将磁粉芯材料填充入所述绕制好线圈绕组的闭合型磁芯的内部、并包覆在 所述闭合型磁芯外部允许范围内的尺寸最小的空间中。

由于所述磁粉芯材料具有一定的导热能力，既能够紧密结合所述电感器的 线圈绕组和闭合型磁芯，又能够提高两个线圈绕组之间、以及线圈绕组与闭合 型磁芯之间的传导导热能力，也使得所述电感器的散热表面积有所增加，有利 于所述电感器在风冷条件下对流导热能力的提升，因此，本发明实施例所述电 感器，能够实现电感器体积最小化与散热面积最大化，该电感器的差共模电感 间的影响小，能够较好的抑制差模和共模的干扰。

优选地，本发明实施例中所述闭合型磁芯可以为闭合环形磁芯或闭合对称 多边形磁芯。其中，所述闭合对称多边形磁芯可以为口字型、正六边形等。

下面以闭合环形磁芯为例进行详细说明。

参照图2，为本发明实施例所述的差共模集成电感器的结构图。如图2所 示，所述电感器具有一等截面的闭合环形磁芯10，在所述闭合环形磁芯10上 对称绕制有两个线圈绕组。

将磁粉芯材料填充入所述绕制好线圈绕组的闭合环形磁芯10的内部、并 包覆在所述闭合环形磁芯10外部允许范围内的尺寸最小的空间中，使得所述 电感器一体成型。

具体的，可以如图2所示，所述闭合环形磁芯10可以经一隔板20被划分 为两个半环，每个半环上分别绕制一线圈绕组。

需要说明的是，两个所述线圈绕组对称绕制。

具体的，两个所述线圈绕组的线径和绕制匝数均相同。

如图2所示，在所述闭合环形磁芯10的两个半环上，分别绕制第一线圈 绕组30和第二线圈绕组40，所述第一线圈绕组30和所述第二线圈绕组40的 线径和绕制匝数均相同。

下面对本发明实施例所述差共模集成电感器的工作原理进行详细描述。

本发明实施例中，所述线圈绕组在所述等截面的闭合型环形磁芯上集中绕 制。首先，针对在所述闭合环形磁芯的一个半环上集中绕制线圈绕组进行说明， 如图3a所示。

所述线圈绕组集中绕制在所述闭合环形磁芯的一个半环上，设定所述线圈 绕组的长度为lw，取其线圈绕组的中点作为参考点。根据下述公式(1)计算 磁势F，得到磁势F-x(其中，横坐标x为磁芯磁路)的分布图，如图3b所示。

F＝Hl(1)

式中，F为磁势；H为磁芯的磁场强度；l为磁芯的有效磁路长度。

如图3b所示，在x方向上，lw/2至(l-lw)/2段，没有增加匝链磁势，故为 一水平线。如果有散磁存在，所述环形磁芯各截面的磁通密度和磁场强度与磁 路坐标的乘积Hx不再是常数，磁压降Ucx也就不能用下述公式(2)来计算。

$\mathrm{Ucx}={\int }_0^x\mathrm{Hdx}=\frac{\mathrm{IN}}{l}x---\left(2\right)$

式中，Ucx为磁压降；IN为磁势F；H为磁芯的磁场强度；l为磁芯的有效 磁路长度；x为磁芯磁路。

如果散磁通的比例很小，假设Hx为常数，可以得到磁压降Ucx的分布图如 图3b所示。将图3b所示的磁势F的分布和磁压降Ucx的分布相减，得到磁位 差Ux的分布。

由图3b可知，除对称轴(x＝0和x＝l/2)外，磁路中，磁位差Ux都不等 于零，因此，在该闭合环形磁芯周围空间内分布有散磁通如图3c所示。

在所述闭合环形磁芯中存在若干磁位相等的磁位面，简称等位面。和电场 一样，在所述闭合环形磁芯的周围空间也存在等磁位面，其磁力线垂直于等位 面，终止在电流上，如图3a所示。据此，根据对称原则，将x＝0和x＝l/2的 平面定义为0等磁位面。

由图3a可见，在闭合环形磁芯x＝0处磁通最大，由于该闭合环形磁芯的 截面积是均匀的，在x＝0处的磁通密度也就最大；而在x＝l/2处，磁通最小， 其磁通密度也最低。在+lw/2和-lw/2之间磁位差Ux最大，因此，该处磁力线 最密。尽管散磁通是分布的，在画等效磁路时，可近似等效为散磁通是 在最大磁位差的地方(±lw/2)流出的。

因此，有：

式中，是全部经过所述闭合环形磁芯的磁通；为散磁通，是部分通 过所述闭合环形磁芯并经过周围空气路径闭合的磁通。

如果是电感线圈，散磁通是电感磁通的一部分；如果是变压器，散磁 通可能是主磁通的一部分，其余是漏磁通，也可能全部是漏磁通，即部分 或全部不与次级耦合。

上述对在所述闭合环形磁芯的一个半环上集中绕制线圈绕组的工作原理 进行了详细说明。结合图2所示，本发明实施例中，在所述闭合环形磁芯的两 个半环上对称绕制两个线圈绕组，当所述两个线圈绕组中流过大小相等、方向 相反的电流时，结合前述的工作原理可知，存在散磁通且其散磁通的 分布如图4所示。

如图4所示，图2所示的电感器的磁通包括：过磁芯耦合到邻近绕组的磁 通和没有耦合到邻近绕组的磁通其中，

所述过磁芯耦合到邻近绕组的磁通由于两个线圈绕组所产生的该部分 磁通总是大小相等且方向相反的，对差模分量没有贡献，因此，其总合值为0。

所述没有耦合到邻近绕组的磁通流经所述闭合环形磁芯10(所述线 圈绕组的内部)并经周围空气构成闭合环路，形成散磁通，即产生差模电感分 量。

因此，本发明实施例所述电感器，将绕制好线圈绕组的闭合环形磁芯，通 过一体成型工艺，将磁粉芯材料填充入所述绕制好线圈绕组的闭合环形磁芯的 内部、并包覆在该闭合环形磁芯外部允许范围内的尺寸最小的空间中。

具体的，可以将所述磁粉芯材料通过加入胶体，调制成粘性材料，将其注 入充满并包覆在整个绕制好线圈绕组的闭合环形磁芯的内部与外部。具体的， 使得两个线圈绕组之间、每个线圈绕组的各匝之间、各线圈绕组与所述闭合环 形磁芯之间的空隙均完全被所述磁粉芯材料所充满，然后，再利用所述磁粉芯 材料将整个所述闭合环形磁芯的外部包覆，最终使之成为一体成型，构成集成 式的电感器。

需要注意的是，在利用所述磁粉芯材料包覆所述闭合环形磁芯的外部时， 既要将所述绕制好线圈绕组的闭合环形磁芯作为整体全部包覆住，又要使所述 闭合环形磁芯被包覆后一体成型的尺寸尽可能的小。

本发明实施例中，通过采用上述的结构，在尺寸尽可能小的允许范围内， 将磁通中的空气磁导率μ₀更改为磁粉芯类的高磁导率μ₀μ_r。通过下述公式 (4)可知，由此可以增大所述电感器的差模电感分量。

$L=\frac{N^2{\mu }_0{\mu }_r{A}_e}{l_e}---\left(4\right)$

式中，L为引入高磁导率μ₀μ_r磁粉芯类的差模分量电感，N为线圈绕组的 匝数，Ae为磁通包络的空间有效截面积，le为磁通形成的有效磁路长度。

其中，所述磁粉芯材料是指带有软磁特性的磁性材料。所述磁粉芯材料可 以包括：锰锌铁氧体MnZn、镍锌铁氧体NiZn等铁氧体粉末，或者铁硅铝合 金粉末FeSiAl、铁硅合金粉末FeSi、铁镍合金粉末FeNi等金属颗粒粉末等。 所述磁粉芯材料具有表面高阻态或自身高阻态，并且具有较好的导热性能。

参照图5a和图5b，分别为一体成型前的电感器的俯视图和侧视图；图6a 和图6b分别为一体成型后的电感器的俯视图和侧视图。其中，一体成型前即 为刚刚绕制好线圈绕组的闭合环形磁芯；一体成型后是指对绕制好线圈绕组的 闭合环形磁芯进行磁粉芯材料的填充和包覆之后构成的电感器。

需要说明的是，上述各图形中标注的电感器的尺寸均只是示例，以此可以 说明本发明实施例中，在对所述电感器进行一体成型加工时，会在所述闭合环 形磁芯外部允许范围内的尺寸最小的空间中包覆磁粉芯材料，由此能够保持该 电感器的外部尺寸尽可能不改变，以便实现所述集成电感器的体积最小化。

通过将磁粉芯材料填充入所述绕制好线圈绕组的闭合环形磁芯的内部所 有空隙空间、并包覆在所述闭合环形磁芯外部允许范围内的尺寸最小的空间 中，可以最大程度地增大所述电感器散磁通磁路中的磁导率，进而增大该电感 器的差模电感量。由此，能够实现电感器体积最小化与散热面积最大化，该电 感器的差共模电感间的影响小，能够较好的抑制差模和共模的干扰。

参照图7a为本发明实施例所述电感器一体成型前和一体成型后的试验数 据对比图。具体的，图7a为所述电感器一体成型前和一体成型后的差模分量 电感数据对比图，由此可见，该电感器在一体成型后，其差模分量电感大大提 高了。

如图7b至图7i，为本发明实施例所述电感器一体成型前和一体成型后的 各种工况下EMC(Electro Magnetic Compatibility，电磁兼容性)中的传导波 形图，由此可见，该电感器在一体成型后，其差模分量电感大大提高了。

其中，图7b为所述电感器一体成型前，满载时(如15A)差模干扰从零 线(N线)接入情况下的EMC中的抗传导波形图。

图7c为所述电感器一体成型前，满载时(如15A)差模干扰从火线(L 线)接入情况下的EMC中的抗传导波形图。

图7d为所述电感器一体成型前，空载时(如0A)差模干扰从零线(N线) 接入情况下的EMC中的抗传导波形图。

图7e为所述电感器一体成型前，空载时(如0A)差模干扰从火线(L线) 接入情况下的EMC中的抗传导波形图。

图7f为所述电感器一体成型后，满载时(如15A)差模干扰从零线(N 线)接入情况下的EMC中的抗传导波形图。

图7g为所述电感器一体成型后，满载时(如15A)差模干扰从火线(L 线)接入情况下的EMC中的抗传导波形图。

图7h为所述电感器一体成型后，空载时(如0A)差模干扰从零线(N线) 接入情况下的EMC中的抗传导波形图。

图7i为所述电感器一体成型后，空载时(如0A)差模干扰从火线(L线) 接入情况下的EMC中的抗传导波形图。

需要说明的是，图7f至图7i均为一体成型后，减少了差模电容的数量并 且降低了差模电容量之后的EMC中的抗传导波形图。

通过上述图形可以看到，经试验证明，在一体成型后，所述电感器的差模 噪声能够得到更好的抑制；且一体成型后的电感器能够保持一体成型前对EMI 噪声的抑制效果，并且能够减少集成后的滤波电路的电容数量和降低电容量， 相应的大大减小了EMI滤波器的体积。

本发明实施例中，利用所述磁粉芯材料填充并包覆所述绕制好线圈绕组的 环形磁芯的内部和外部，构成电感器。由于所述磁粉芯材料具有一定的导热能 力，既能够紧密结合所述电感器的线圈绕组和环形磁芯，又能够提高两个线圈 绕组之间、以及线圈绕组与环形磁芯之间的传导导热能力，也使得所述电感器 的散热表面积有所增加，有利于所述电感器在风冷条件下对流导热能力的提 升，因此，本发明实施例所述电感器，能够实现电感器体积最小化与散热面积 最大化，该电感器的差共模电感间的影响小，能够较好的抑制差模和共模的干 扰。

本发明实施例还可以提供一种EMI滤波器，该滤波器是由电感器、电容 和电阻串/并联组合成的抗电磁干扰滤波电路网络。所述电感器可以为上述各 实施例所述的抑制差模与共模电磁干扰的差共模集成电感器。

本发明实施例所述EMI滤波器，能够很好的抑制EMI噪声和防护浪涌雷击 残压。本发明实施例还可以提供一种开关电源，该开关电源采用如上述各实施 例所述的抑制差模与共模电磁干扰的差共模集成电感器。通过采用该电感器， 使得所述开关电源能够很好的抑制EMI噪声和防护浪涌雷击残压。

需要说明的是，所述开关电源可以为任何通过斩波开关实现的电源，例如 UPS(Uninterruptible Power System，即不间断电源)、通信电源、焊机电源等 等。

以上对本发明所提供的一种抑制差模与共模电磁干扰的差共模集成电感 器、EMI滤波器以及开关电源，进行了详细介绍，本文中应用了具体个例对本 发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发 明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思 想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容 不应理解为对本发明的限制。