基于FPGA的瞬时测频方法及其数字接收机

摘要

本发明公开了一种基于FPGA的瞬时测频方法及其数字接收机。方法包括：将原始数据流延迟b个时钟周期后同当前数据流形成两个实序列，两个实序列分别作为实部和虚部得到复数原始数据流信号；将复数原始数据流信号按位宽分别输入FFT运算模块，并对FFT模运算模块的输出进行蝶形运算后输入分解电路得到两个实序列各自对应的频谱；根据两个复数频谱计算噪声门限；根据噪声门限和设定的信噪比裕量，并采用极值寻找得到粗测频信号；根据噪声门限、信噪比裕量和粗测频信号实现脉冲同步信号的解调并输出；根据粗测频信号和复数频谱得到粗测频信号对应的实部数值和虚部数值；采用相位差法测频；最后数据融合输出测频结果。数字接收机包括集成了上述方法的FPGA实现。