Signal processing; Very large scale integration; Circuits; Clocks; Combinatorial analysis; Filters; Logic; Parallel orientation; Rates; Throughput; Words(Language); Reprints; Computer architecture;
机译:维特比解码器的位级流水线数字串行VLSI架构的设计和FPGA实现
机译:基于四元小区间数据传输方案的数字串行可重构VLSI
机译:数字串行FPGA体系结构的VLSI设计
机译:通过数字串行架构降低超低压VLSI电路的能耗
机译:用于数字串行DSP应用的可重新配置VLSI架构和设计。
机译:混合信号VLSI系统用于产生临时适应运动的脊柱内微刺激模式
机译:使用双向信令的VLSI中的GHz串行无源时钟分配
机译:两位数VLsI(超大规模集成)加法器的比较